摘要


相變化記憶體的元件表現與記憶胞的幾何結構、膜層堆疊情況，及使用膜層的物理特性都有密切關係，本研究利用ANSYS套裝軟體針對四種不同相變化記憶胞模型，模擬施加定功率後，相變化材料在定功率脈衝移除時的空間溫度分佈情況，計算冷卻速率，並分析元件幾何結構的影響。
目前文獻報導都是定電流或定電壓模式，本模擬以與文獻不同的熱供應方式進行模擬，並與文獻報導的定電流或定電壓模式做比較，於模型一中發現記錄層變厚及加熱元件柱宽度變小均會使寫入功率下降，且比較模型二和文獻之差異，在文獻中所提於定電流下，在相變化記憶胞之熱阻型結構的記錄層中間加入一層金屬層( TiN )，會使寫入電流下降，但針對文獻模型作定量計算後，發現寫入功率卻會上升，顯示元件加熱的影響不應只考慮電阻值，還應考慮熱傳導係數、熱容量等影響溫度分佈的參數，於模型三中得知Trench層GST膜厚深度增加亦會使寫入功率下降，最後於模型四中觀察得知，當溝渠形結構記憶胞中加上阻障層氮化鈦後，此阻障層用氮化鈦時，依降低寫入功率的角度而言，效果不明顯。

Phase-change random access memory is considered a potential challenger for conventional memories,Nevertheless,high reset current is the ultimate problem in developing high-density phase-change random access memory(PRAM). Therefore, Phase-change memory cell with four different geometry configurations were studied by using ANSYS suit software.We can find the effect of geometry configurations and then find the best geometry structure.

目 錄

摘要 I
誌謝 II
表 目 錄 IV
圖 目 錄 V
第一章 緒論 1
1.1 簡介 1
1.2 優勢分析 2
第二章 文獻回顧 5
2.1 OVONIC SWITCH 5
2.2 相變化記憶體原理介紹 7
2.3 元件結構 10
2.4 研究動機及目地 27
第三章 研究方法 28
3.1 ANSYS有限元素分析軟體 28
3.2 數值分析步驟 29
3.3 數值分析理論 31
3.3.1電模型 31
3.3.2熱模型 32
3.4 邊界條件 34
3.5 熱供應方式 34
3.6模擬時假設條件 35
3.7 建立模型 35
第四章 模擬結果與討論 41
4.1 幾何尺寸及模擬參數 41
4.2檢視分析的正確性 43
4.3各模型模擬的結果與討論 43
第五章 結論 66
參考資料 68







表 目 錄

表1.1 各形式記憶體元件的比較 4

表4.1模擬時所使用物理參數 42
表4.2 ANSYS圖中符號意義 48
表4.3 模型一不同熱供應模式之比較 53
表4.4 模型二不同熱供應模式之比較 57
表4.5 模型三不同熱供應模式之比較 61














圖 目 錄

圖2.1 OVONIC SWITCH 之SNDC曲線 7
圖2.2 SET、RESET、READ電脈衝示意圖 9
圖2.3平面結構型相變化記憶胞的膜層結構 10
圖2.4 熱阻型相變化記憶胞的膜層結構 11
圖2.5 單元素記憶體胞示意圖 12
圖2.6 多元素記憶體胞示意圖 12
圖2.7 EDGE CONTACT TYPE相變化記憶胞的膜層結構 13
圖2.8 T-SHAPE STRUCTURE 在TEM下的示意圖 14
圖2.9 T-SHAPE+CONFINED STRUCTURE TEM示意圖及所對應的電流與電阻的關係圖 14
圖2.10 STRUCT A 是HEATER STRUCTURE，STRUCT B 是TRENCH-SHAPE STRUCTURE 15
圖2.11 A1)熱阻型結構下電極是低電阻A2) 熱阻型結構下電極是高電阻 B)溝渠形結構之溫度模擬圖 16
圖2.12 下電極接觸面積和寫入電流的關係圖 16
圖2.13 (A)是溝渠形結構，(B) 是T形結構之溫度模擬圖 18
圖2.14 (A)模擬CRAM結構 (B)新的模擬CRAM結構 19
圖2.15 記憶層膜厚改變時，二不同C-RAM 記憶胞最高溫度隨時間變化的關係圖(A) 圖2.14 (A)結構 (B) 圖2.14 (B)結構 20
圖2.16 C-RAM 記憶胞半徑改變時的溫度分佈圖　(A) 圖2.14 (A)結構，半徑為245 NM（左）及22.5 NM（右） (B) 圖2.14 (B)結構，半徑為245 NM（左）及22.5 NM（右） 21
圖2.17記憶層的熱傳導係數虛擬改變時的記憶胞最高溫度隨時間變化的關係圖(A) 圖2.14(A)結構(B) 圖2.14(B)結構 22
圖2.18（A）單層GST厚100NM記憶胞結構，（B）單層GST厚50NM記憶胞結構，（C）插一層金屬在GST的記憶胞結構（下層GST＝50NM，插入TIN~7.5NM，上層GST＝50NM） 23
圖2.19電阻比例和寫入電流脈衝寬度的關係圖 23
圖2.20一維熱傳導相變化記憶胞結構模型幾何尺寸 24
圖2.21記憶胞縱剖面溫度分佈圖，不同虛擬加熱層物理參數 (A)電阻值(B)熱傳導係數(C)比熱　的結果 25
圖2.22 記憶體元件搭配ACCESS TRANSISTOR的連結陣列示意圖 26
圖2.23記憶體元件搭配P-N JUNCTION的連結陣列示意圖 27

圖3.1為PLANE67的元素圖 29
圖3.2相變化記憶胞的2維對稱模型尺寸 36
圖3.3 GST層中加入一阻障層之模型尺寸圖 37
圖3.4溝渠形結構模型尺寸 38
圖3.5溝渠形結構加一阻障層的模型尺寸之一 39
圖3.6溝渠形結構加一阻障層的模型尺寸之二 40
圖3.7溝渠形結構加一阻障層的模型尺寸之三 40

圖4.1相變化記憶胞幾何尺寸 41
圖4.2 施加電脈衝的功率與時間的關係圖 44
圖4.3 電脈衝結束時記憶胞內最高溫度對GST膜厚的關係圖 47
圖4.4 模型一記憶胞在電脈衝結束時溫度分佈圖 47
圖4.5模型一記憶胞在電脈衝結束時的等溫線分佈圖 48
圖4.6模型一記憶胞於電脈衝結束時(T=40 NS)，620℃等溫線上的其中三個節點位置的溫度對時間的關係圖 49
圖4.7 GST膜厚為(A) 100 NM、(B) 75 NM、(C) 50 NM的記憶胞於電脈衝結束當時，取等溫線中620 ℃位置的溫度與時間的關係圖 50
圖4.8 GST膜厚25NM的記憶胞於電脈衝結束當時，取等溫線中520 ℃位置的溫度與時間的關係圖 51
圖4.9在電脈衝結束時各不同GST膜厚記憶胞的最高溫度與時間的關係圖 51
圖4.10電脈衝結束時記憶胞內最高溫度與熱阻加熱柱W宽度的關係圖 52
圖4.11 不同熱阻加熱柱宽度W的記憶胞在電脈衝結束時，最高溫度與時間的關 52
圖4.12 模型二記憶胞於電脈衝結束時最高溫度與TIN膜厚的關係圖 55
圖4.13 在電脈衝結束時模型二的TIN膜厚為7.5NM的記憶胞之溫度分佈圖 55
圖4.14 在電脈衝結束時模型二的TIN膜厚為7.5NM的記憶胞之等溫線分佈圖 56
圖4.15等溫線中溫度620℃的其中一節點之溫度對時間關係圖 56
圖4.16等溫線中溫度737℃的其中一節點之溫度對時間關係圖 57
圖4.17為電脈衝結束時TRENCH結構中最高溫度對TRENCH中GST膜深度的關係圖 59
圖4.18 電脈衝結束時TRENCH層GST膜深度為25NM之溫度分佈圖 59
圖4.19 電脈衝結束時TRENCH層GST膜深度25NM之等溫線分佈圖 60
圖4.20為等溫線中溫度620℃的其中一節點之溫度對時間關係圖 60
圖4.21為此模型四之一阻障層為TIN在電脈衝結束時的溫度分佈圖 62
圖4.22為此模型四之二阻障層為TIN在電脈衝結束時的溫度分佈圖 63
圖4.23為此模型四之三阻障層為TIN在電脈衝結束時的溫度分佈圖 63
圖4.24為此模型四之一阻障層為非晶碳在電脈衝結束時的溫度分佈圖 64
圖4.25為此模型四之二阻障層為非晶碳在電脈衝結束時的溫度分佈圖 64
圖4.26為此模型四之三阻障層為非晶碳在電脈衝結束時的溫度分佈圖 65

參考資料
1. G. H. Koh, Y. N. Hwang, S. H. Lee, K. C. Ryoo, J. H. Park, Y. J. Song, S. J. Ahn, “PRAM Process Technology”, 2004 IEEE International Conference on Intergrated Circuit Design and Technology, pp.53-57
2. 莊達人, “VLSI 製造技術”,5ed, 高立圖書, 2002, Ch.1,pp.1-11
3. S. H. Holmberg, R. R. Shanks, V. A. Bluhm, “Chalcogenide Memory Materials”, J. Elec. Mat., Vol.8, No.3, 1979, pp.333-344
4. J. Feinleib, J. de Nuefville, S. C. Moss, S. R. Ovshinsky, “Rapid Reversible Light-induced crystallization of amorphous semiconductors”, App. Phys. Lett., Vol.18, 1971, pp.254-257
5. S. Lai; Electron Devices Meeting, IEDM ,2003, Technical Digest. IEEE
6. T. Lowrey, “Ovonic Unified Memory”, Ovonyx Inc.,1999
7. S. Lai, T. Lowrey, “OUM – A 180nm Nonvolatile Memory Cell Element Technology For Stand Alone and Embedded Application”, Conf. IEEE Proc., 2001, pp.803-806
8. J. Maimon, E. Spall, R. Quinn, S. Schnur, “Chalcogenide-Based Non-Volatile Memory Technology”, Conf. IEEE Proc., 2001,pp.2289-2294
9. A. Pirovano, A. L. Lacaita, D. Merlani, A. Benvenuti, F. Pellizzer, R. Bez, “Electronic Switching Effect in Phase-Change Memory Cells”, IEDM, 2002, pp.923-926
10. Y. N. Hwang, S. H. Lee, S. J. Ahn, S. Y. Lee, K. C. Ryoo, H. S. Hong, H. C. Koo, F. Yeung, J. H. Oh, “Writing Current Rediction for High-density Phase-change RAM”, IEDM, 2003, pp.37.1.1-37.1.4
11. S. Tyson, G. Wicker, T. Lowrey, S. Hudgens, K. Hunt, “Nonvolatile, High Density, High Performance Phase-Change Memory”, Aerospace Conf., IEEE Proc., 2000, pp.385-390
12. D. P. Gosain, M. Nakamura, T. Shimizu, M. Suzuki, S. Okano, “Nonvolatile Memory Based on Reversible Phase Transistion Phenomena in Telluride Glasses”, Jpn. J. Appl. Phys. Vol 28, No.6 , 1989,pp.1013-1018
13. K. Nakayama, T. Kitagawa, M. Ohmura, M. Suzuki, “Nonvolatile Memory Based on Phase Transition in Chalcogenide Thin Film”, Jpn. J. Appl. Phys. Vol 32, No.1, 1993, pp.564-569
14. K. Nakayama, K. Kojima, F. Hayakawa, Y. Imai, A. Kitagawa, M. Suzuki, “Submicron Nonvolatile Memory Cell Based on Reversible Phase Transition in Chalcogenide Glasses”, Jpn. J. Appl. Phys. Vol 39, No.11, 2000,pp.6157-6161
15. K. Nakayama, T. Kitagawa, K. Hashimoto, K. Ohtuka, A. Kitagawa, ”Nonvolatile Memory Based on Reversible Phase Transition in Chalcogenide Semiconductor Thin Film”, Elec. Man. Tech. Sym., Proc. Jpn. Intl., 1993, pp.93-96
16. S. L. Cho, J. H. Yi, Y. H. Ha, B. J. Kuh, C. M. Lee, J. H. Park, S. D. Nam, H. Horii, B. O. Cho, K. C. Ryoo, “Highly Scalable On-axis Confined Cell Structure for Highly Density PRAM beyond 256Mb”, 2005 Symposium on VLSI Technology Digest of Technical Papers, pp.96-97
17. S. J. Ahn, Y. N. Hwang, Y. J. Song, S. H. Lee, S. Y. Lee, J. H. Park, C. W. Jeong, K. C. Ryoo, J. M. Shin, Y. Fai, J. H. Oh, G. H. Koh, G. T. Jeong, “Highly Reliable 50nm Contact Cell Technology for 256Mb PRAM”, 2005 Symposium on VLSI Technology Digest of Technical Papers, pp.98-99
18. H. Fritzsche, “What are non-crystalline Semiconductors”
19. S. R. Ovshinsky, “Reversible Electrical Switching Phenomena in Disordered Structures “ Phys. Rev. Lett., Vol. 21, No.20, 1968, pp. 1450-1453
20. A. Madan, M. P. Shaw “The Physics and Applications of Amorphous Semiconductors”, Academic Press(New York), Ch.4-Ch.5, 1988, pp.318-454
21. D. Adler, “Switching Phenomena in Thin Films”, J. Vac. Sci. Technol., Vol.10, No.5, pp.728-738
22. S. Prakah, S. Asokan, D. B. Ghare, “Easily reversible memory switching in Ge-As-Te glasses”, J. Phys. D: Appl. Phys. Vol.29, 1996, pp.2004-2008
23. S. R. Ovshinsky, “An Introduction of Ovonic Research”, J. Non-Cryst. Solids, Vol.2, 1970, pp.99-106
24. D. Adler, S. C. Moss, “Amorphous Memories and Bistable Switches”, J. Vac. Sci. Technol., Vol.9, No.4, 1972, pp.1182-1189
25. R. G. Neale, D. L. Nelson, G. E. Moore, “Nonvolatile and reprogrammable, the read-mostly memory is here”, Electronics, Vol.28, 1970, pp.56-60
26. Daniel.Salaman ,Bruce F.Cockburn, “An electrical simulation model for the chalcogenide phase-change memory cell”, IEDM ,IEEE,2003,pp.86-91
27. Y. H. Ha, J. H. Yi, H. Horii, J. H. Park, S. H. Joo, S.O. Park, “An Edge Contact Type Cell for Phase Change RAM Featuring Very Low Power Consumption”, Symposium on VLSI Technology Digest of Technical Papers, 2003, pp.175-176
28. Y.H. Hwang, S.H. Lee, S.J. Ahn, S.Y. Lee, “Writing current reduction for high-density phase-change RAM”, IEDM,IEEE,2003,pp.37.1.1-37.1.4
29. A.Pirovano,A.L.Lacaita,A.Benvenuti,F.Pellizzer,S.Hudgens,and R.Bez, “Scaling analysis of phase-change memory technology”,IEDM,IEEE,2003,pp.29.6.1-29.6.4
30. R.Zhao,T.C.Chong,L.P.Shi,P.K.Tan,K.G.Lim,H.X.Yang,H.K.Lee,X.Hu,J.M.Li,X.S.Miao,X.Q.Wei,W.J.Wang and W.D.Song, “Study of Geometric Effect on Phase Change Random Access Memory”, Non-volatile Memory Technology symposium IEEE,2005,pp.110-114
31. L.P. Shi et al , “Thermal modeling and simulation of nonvolatile and non-rotating phase change memory cell”, IEDM,IEEE,2004, pp.83-87
32. J.H.Yi et al ,“Novel Cell Structure of PRAM with thin metal layer inserted GeSbTe”, IEDM,IEEE,2003, p37.3.1-37.3.4
33. Dae-Hwan Kang, “One-dimensional heat conduction model for an electrical phase change random access memory device with an 8F2 memory cell”,JAP,Vol94, No.5,2003,pp.3536-3542.
34. ANSYS User’s Guide, “Introduction to ANSYS 1,” Taiwan auto-design crop,
2003.
35. ANSYS User’s Guide, “Introduction to ANSYS 2,” Taiwan auto-design crop, 2003.
36. ANSYS User’s Guide, “ANSYS heat transfer 1,” Taiwan auto-design crop, 2003.
37. ANSYS User’s Guide, “ANSYS heat transfer 2,” Taiwan auto-design crop, 2003.
38. ANSYS User’s Guide, “ANSYS basic structural nonlinearities,” Taiwan
auto-design crop, 2004.
39. ANSYS User’s Guide, “Advanced Contact ＆ Bolt Pretension for ANSYS,”
Taiwan auto-design crop, 2002.
40. 康淵，陳信吉，“ANSYS入門第二版”，全華科技圖書，2004.
41. 趙海峰，蔣迪，“ANSYS 8.0工程結構實例分析”，中國鐵道出版社，2004.
42. 王柏村，“電腦輔助工程分析之實務與應用”，全華科技圖書，2003.
43. Young-Tae KiM, “Programming Characteristics of Phase Change Random Access Memory Using Phase Change Simulations “Jpn. J. Appl. Phys. Vol. 44, No.4B, 2005, pp. 2701-2705
44. Technology presentation,http://www.ovonyx.com/