多核心平台上之H.264解碼器最佳化

H.264 Decoder Optimization on Multi-core Platform

殷寶恆(Pou-Hang Ian)

指導教授 ： 石維寬

國立清華大學/電機資訊學院/資訊工程學系/碩士(2007年)

摘要

在本論文中，主要的目的是提出一個架構，使得在多顆DSP的環境下，能對原先在單DSP的H.264 DECODER實作進行平行化的處理，並對系統的效能進行估算，藉此進行CP值的評估，得知在增加DSP個數的情況下取得的效能增加是否符合效益，以及由在實作過程中所遇到的一些瓶頸，去對原本的DSP架構作出一定程度的修改，使得PAC的架構更符合實際應用上的需要。

關鍵字

解碼器 ； 多核心 ； 最佳化

並列摘要

無資料

並列關鍵字

decoder ； multicore ； h.264

參考文獻

[5] Jia-Ming Chen, Hsin-Wen Wei and Wei-Kuan Shih. An experience on the programming for the PACDSP, a VLIW DSP processor.

[7] H.264 and MPEG-4 Video Compression, Video Coding for Next generation Multimedia, Iain E.G. Richardson.

[11] Implementation and Optimization of H.264 baseline profile decoder on PACDSP dual core platform, Jian Liang Luo, Jul, 2006

[1] SoC Technology Center, abbreviated as STC, is an organization of ITRI at Taiwan. The purpose of STC is to assist the research of newly design and technology of SoC for ITRI. http://www.stc.itri.org.tw/

[2] STC/M310. PACDSP v3.0 Software Developer’s Bible-Vol.1 Software Developer’s Guide, Feb 2006.