三角積分音頻數位/類比轉換器之研究

Study of Sigma-Delta Audio Digital-to-Analog Converter

李宗樺(Tsung-Hua Li)

指導教授 ： 林佑昇

國立暨南國際大學/科技學院/電機工程學系/碩士(2016年)

摘要

本論文為研究與設計三角積分數位類比轉換器 (Sigma-Delta D/A converter)，應用於數位音頻系統中。此系統具有24位元資料輸入格式，取樣頻率為48千赫茲。因為超取樣的倍率為64倍，所以主要時脈操作在3.072百萬赫茲。
近年來消費性電子產品的蓬勃發展，而語音系統為其中的項目，如耳機，喇叭和音響等，因此需要語音系統數位類比轉換器來完成音頻訊號輸出。另外，為了達到高音質的需求，因此選擇了三角積分數位類比轉換器，它具有較高的解析度、降低了數位電路部分的操作速度，並且緩和頻帶外濾波器 (out-of-band filter) 和內置數位類比轉換器 (Internal DAC) 對線性度的要求。
本篇論文呈現一個15等級的量化、三階的三角積分數位類比轉換器。在系統設計上，首先我們使用Matlab進行系統層級之架構模擬，以求出相關參數值，並確定系統穩定性與效能。接下來，使用Verilog描述電路架構及以ModelSim模擬並驗證設計電路之功能與效能。經由Matlab的Sigma-Delta Tool Box模擬得知，此系統的訊號雜訊比 (SNR) 為109分貝。數位電路部分我們採用了Altera公司的FPGA板DE3-260來實現，並且類比電路部分使用了Hspice去做布局前的模擬 (Pre-Sim)。此模擬是以晶片中心 (CIC) 提供的台積電 (TSMC) 0.18微米製程來設計類比電路。

關鍵字

三角積分數位類比轉換器 ； 數位類比轉換器 ； 直接電荷轉移開關電容數位類比轉換器 ； 音頻數位類比轉換器 ； 升頻濾波器 ； 正弦濾波器 ； 開關電容電路 ； 訊號雜訊比

並列摘要

The purpose of this thesis is to research and design the delta-sigma digital-to-analog converter (Sigma-Delta D/A converter) for audio applications. This system supports sampling rate 48 kHz with 24-bit input. The main clock is 3.072 MHz because of the 64-fold oversampling ratio (OSR).
In recent years, audio digital-to-analog converters (D/A) is used to complete the audio output with the rapid growth of consumer electronics and portable audio devices. Since the sigma-delta D/A converter has a high resolution, so it can be applied to various needs a high-quality audio standard of electronic products. In addition, it can reduce digital circuit speed, and relax the requirements of the out-of-band filter and Internal DAC linearity.
In this thesis, a 15-level quantization, third-order sigma-delta D/A converter is presented. First, Matlab is used to get the result of system simulation and to obtain parameters suitable for hardware implementation. Verilog is used to describe the circuit, and ModelSim is used for simulation to verify the circuit function and performance. Signal to noise ratio (SNR) of the system is 109 dB by the sigma delta tool box of Matlab to simulate. Digital part we use FPGA Altera DE3-260 to render, and analog part use Hspice to do pre-layout simulation (pre-sim) by TSMC 0.18μm CMOS process supported by CIC.

並列關鍵字

Sigma-Delta D/A Converter ； Digital to Analog Converter ； DCT-SC DAC ； Audio DAC ； Interpolation Filter ； Sinc Filter ； Switched Capacitor Circuit ； Signal to Noise Ratio

參考文獻

References

[1] S. Haykin, Communication Systems, 3rd ed., John Wiley & Sons, New Tork, 1994.

[2] V. Oppenheim and A. S. Willky, Signals & Systems, 2nd ed. Prentice-Hall, New Jersey, 1997.

[3] D. A. Johns and K. Martin, “Analog Integrated Circuit Design”, John Wiley &　Sons, Inc., 1997.

[4] S. R. Norsworthy, R. Schreier and G. C. Temes, Delta-Sigma Data Converters: Theory, Design, and Simulation, Edited by Norsworthy, Schreier and Temes, IEEE Press, 1997.