多核心系統單晶片之匯流排

On Chip Bus in Multiple-Core SoC

李子芳(Tzu-Fang Li) ； 林建宏(Chen-Hon Lin) ； 王啟龍(Chi-Lung Wang)

《電腦與通訊》 119期 (2007/03) Pp. 156-165

https://doi.org/10.29917/CCLTJ.200703.0023

摘要

隨著晶片製程的不斷進步，系統單晶片(System on Chip; Soc)的設計越來越複雜。由於大量運算的需求日益增加，使得目前的系統單晶片(System on Chip; Soc)發展成為內含數個相同或不同功能的運算核心架構。在各個運算核心之間存在著大量的資料交換，使得多核心系統單晶片之匯流排拓墣結構成為影響整個多核心系統單晶片效能最重要的考慮項目。單一運算單元的運算能力已不能保證整個系統的執行效能，匯流排對於整個系統效能的影響也越來越大，所以如何提升匯流排的效能是目前的晶片設計領域中的重要課題。

關鍵字

系統單晶片 ； 晶片上匯流排 ； 晶片上網路 ； 多核心系統單晶片 ； 匯流排架構

並列摘要

The architecture of the SoC becomes even complex as the silicon manufacture process evolves. Huge computation demands lead to development of the multi-core architecture inside the SoC system. The massive data exchange traffics between the cores make the bus topology of the multi-core system the main performance concern of the whole. The solo computation capability of the individual core does not promise the overall performance of the SoC system. Communication dominated execution turn out to be the most crucial factor in this area.

並列關鍵字

System on Chip ； SoC ； On-chip Bus ； OCB ； Network on Chip ； NOC ； Multiple-Core SoC ； MCSoC ； Bus Architecture