高速偽隨機二進位序列產生器

High-Speed Pseudo Random Binary Sequence Generator

翁志齊(Chih-Chi Weng)

指導教授 ： 李致毅

國立臺灣大學/電機資訊學院/電子工程學研究所/碩士(2016年)

https://doi.org/10.6342/NTU201610229

摘要

通訊系統在這幾年來不斷地在進化，愈來愈快速的資料在進行傳輸與接收，而其相對應的驗證系統也扮演著舉足輕重的地位。
　　本論文提出一個利用40奈米互補式金屬氧化半導體製程製作之高速偽隨機二進位序列產生器(PRBS Generator)，其功能為發送出4種不同樣式的資料序列：2^7 – 1、2^15 – 1、2^23 – 1、2^31 – 1，而資料的速率則是由外部灌入的時脈來決定，可以達到40 Gb/s。
　　序列產生器的電路架構與有線背板通訊系統的發送器相似，由多工器、正反器、除頻器、前饋等化器所組成，而由於傳統的頻率合成器其操作頻率範圍有限，所以這邊的序列產生器採用了外部灌入的時脈，由半速率的時脈來觸發全速率的資料序列作為輸出，再利用前饋等化器作為輸出級，來補償資料在通道的傳送所造成的損失。在量測上，由於儀器所能提供的時脈最高只到20 Gb/s，所以最高量到40 Gb/s的資料序列輸出，雙端差動的擺福達到800 mV，功率消耗為600 mW, 我們可以利用外部的可程式化開發版來選擇序列的樣式，此外，輸出的4種序列在位元錯誤偵測器能操作的頻率範圍下(5 Gb/s ~ 32 Gb/s)進行比對驗證，皆為真。

關鍵字

偽隨機二進位序列 ； 多工器 ； 前饋等化器 ； 相位調節器

並列摘要

無資料

並列關鍵字

pseudo random binary sequence (PRBS) ； multiplexer (MUX) ； feed forward equalizer (FFE) ； phase adjuster

參考文獻

[5] Jri Lee et al., “Design of 56 Gb/s NRZ and PAM4 SerDes Transceivers in CMOS Technologies,” IEEE Journal of Solid-State Circuits, vol. 50, pp. 2061-2073, Sep. 2015.

[6] Timothy O. Dickson et al., “An 80-Gb/s 2311 Pseudorandom Binary Sequence Generator in SiGe BiCMOS Technology,” IEEE Journal of Solid-State Circuits, vol. 40, no. 12, pp. 2735-2745, Dec. 2005.

[7] G. Chen et al., “Fully-integrated 40-Gb/s Pulse Pattern Generator and Bit-Error- Rate Tester Chipsets in 65-nm CMOS technology,” Digest of Asian Solid-State Circuits Conference, pp. 109-112, Nov. 2014.

[8] H. Wang and Jri Lee, “A 21-Gb/s 87-mW Transceiver with FFE/DFE/Analog Equalizer in 65-nm CMOS Technology,” IEEE Journal of Solid-State Circuits, vol. 45, pp. 909-920, Apr. 2010.

[9] P. Heydari and R. Mohanavelu, “Design of ultrahigh-speed low-voltage CMOS CML buffers and latches,” IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 12, no. 10, pp. 1081–1093, Oct. 2004.