高介電閘層金氧半電晶體之界面缺陷與氧化層電荷分佈量測研究

Measurements of Interface Traps and Depth Profiling of Border Traps in MOSFETs with High-K Gate Dielectrics

黃振浩(Chen-Hao Huang)

指導教授 ： 張廖貴術

國立清華大學/原子科學院/工程與系統科學系/碩士(2006年)

摘要

無資料

關鍵字

高介電邊緣缺陷 ； 界面缺陷密度分佈 ； 縱深分佈 ； 氧化層電荷 ； 高介電閘層金氧半電晶體 ； 電荷汲引 ； 高低頻轉導

並列摘要

無資料

並列關鍵字

Border Traps ； Interface Trap density distribution ； Depth Profiling ； oxide charge ； High-K MOSFET ； Charge Pumping ； High-Low Frequency transconductance

參考文獻

[1] Xuguang Wang, Jun Liu, Feng Zhu, Naoki Yamada, and Dim-Lee Kwong, “A Simple Approach to Fabrication of High-Quality HfSiON Gate Dielectrics With Improved nMOSFET Performances,” IEEE Trans. Electron Devices, vol. 51, pp.

[2] P. Heremans, R. Bellens, G. Groeseneken, and H. E. Maes,Consistent Model for the Hot-Carrier Degradation in N-Channel and P-Channel MOSFET’s, ”IEEE Transactions on Electron Devices, Vol.35, 1998, p.2194.

[3] S. Tam, P. K. Ko, and C. Hu, “Lucky-Electron Model of Channel Hot-Electron Injection in MOSFET’s,” IEEE Transaction on Electron Devices, Vol.31,September 1984, p.1116.

[4] Jong.Son Lyu. Kee-Soo Nam and Choochon. Lee, "Determination of interface trap density in metal oxide semiconductor field-effect transistor through

[5] Wesley L. Tseng, “A new charge pumping method of measuring Si-SiO2 interface states”, J. Appl.Phys., vol. 62, no. 2,July 1987,p.591-599.