應用電荷汲引技術於高介電閘極氧化層陷阱分佈與可靠度量測研究

Measurement of Interface and Border Trap Distribution and Reliability Study of High-K Gated Dielectrics MOSFETs Device by Charge Pumping Technique

張師誠(Shih-Cheng Chang)

指導教授 ： 張廖貴術

國立清華大學/原子科學院/工程與系統科學系/碩士(2008年)

https://doi.org/10.6843/NTHU.2008.00446

摘要

為了滿足ITRS元件持續縮小化的要求，一般廣泛的認為高介電係數材料將取代原本的二氧化矽成為金氧半元件閘極介電層來改善漏電流的問題，然而在材料替換的過程中，許多問題產生，如電荷捕獲(charge trapping)，臨界電壓(threshold voltage)飄移，載子遷移率(mobility)下降等，因此應用在高介電係數閘極介電層電晶體的界面陷阱(interface traps)及氧化層陷阱(oxide traps)可靠度分析因應而生。 論文中第一部份介紹電荷汲引技術量測方法。藉由改變電荷汲引量測技術中輸入之閘極脈衝波上升/下降時間，可以計算界面陷阱在矽能隙中能量分佈。利用不同脈衝波操作頻率，我們可以得到在high-k介電層電晶體邊緣陷阱的分佈。結合上述兩者，我們可以進一步得到邊緣陷阱的能量分佈情況。 論文最主要探討不同stress對high-k介電層產生的影響。結合電荷汲引量測技術量測經過stress之後high-k介電層電晶體界面陷阱與邊緣陷阱的變化。觀察到F-N stress造成邊緣陷阱的產生，CHC stress造成界面陷阱的產生。最後探討高溫時stress對元件的影響，期望對元件使用年限與陷阱產生及分佈的關係有進一部的了解。

關鍵字

高介電係數電晶體 ； 電荷汲引 ； 可靠度分析

並列摘要

無資料

並列關鍵字

high-k ； charge-pumping ； reliability

參考文獻

[1] K. Torii, Y. Shimamoto, S. Saito, O. Tonomura, M. Hiratani, Y. Manabe, M. Caymax, and J. W. Maes, “The mechanism of mobility degradation in MISFETs with Al2O3 gate dielectric,” in Symp.VLSI Tech. Dig., 2002, pp. 188-189.

[2] A. Kerber, E. Cartier, L. Pantisano, R. Degraeve, T. Kauerauf, Y. Kim, A. Hou, G. Groeseneken, H. E. Maes and U. Schwalke, “Origin of the threshold voltage instability in SiO2/HfO2 dual layer gate dielectrics,” IEEE Electron Device Lett., vol. 24, pp. 87-89, 2003

[4] J. S. Bruglar and P. G. A. Jaspers, “Charge Pumping in MOS Devices” , IEEE Transactions on Electron Devices, Vol.16, 1969, p.297

[5] Y. Maneglia and D. Bauza, “Extraction of slow trap concentration profiles in metal-oxide-semiconductor transistors using the charge pumping method,” J. Appl. Phys., vol. 79, pp. 4187–4192, 1996.

[6] S. Jakschik, A. Avellan, U. Schroeder, and J. W. Bartha, “Influence of Al2O3 dielectrics on the trap-depth profiles in MOS devices investigated by the charge-pumping method,” IEEE Trans. Electron Devices, vol. 51, pp.2252-2255, Dec. 2004.