- 學位論文
單道製程製備雙層結構之電阻式記憶體研究及互補式記憶體應用
Single-step formation of bilayer structure by interfacial engineering for high performance complementary resistive memory
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
摘要
本論文主要利用氧化鋅作為電阻式轉換記憶體元件(金屬/絕緣體/金屬結構)中間的主動層氧化物，在室溫下濺鍍製程製備氧化鋅具有C-axis優選取向，應用在垂直結構的元件具有穩定電阻轉換特性。 在論文第一部分探討白金/氧化鋅/鎢結構在下電極介面，因濺鍍過程而自發生成鋅鎢氧介面層進而提升記憶體性質及其效益；透過X光射線光電子能譜縱深分析與高解析度穿透式電子顯微影像確定介面層身份並當鋅鎢氧介面生成將具有擴張記憶窗(on/off ratio)及下降電流限(compliance current)與提升電阻轉換穩定性。此外，利用濺鍍過程而自發生成介面的概念，透過抽換不同底電極材料而形成不同成份介面層，卻出現相同記憶窗與不同穩定特性的阻態轉換行為，說明記憶窗主要由主動層氧化物決定；而電極與主動層似乎存在某種關係。為探討其關聯性設計元件組成的搭配性。 在第二部分，選取氧化物主動層的生成能(Gibbs free energy of formation)之兩側金屬做為底電極，即三種電極鎢鉿鉭搭配兩種主動層氧化鋅與氮氧化鈦，及三種電極鈦鉿鎂搭配氧化鉿。結果顯示氧化物主動層與金屬電極的生成能差距在~100 kJ/mol具有優良阻變轉換特性(high ratio and stability)；推測介面層發生藉由濺鍍轟擊(bombardment)與生成能的差異，且介面層不破壞主動層成份的情況下，又視為載子儲存空間帶來操作穩定性。此外，透過HeCd雷射光激發螢光光譜推測不同介面層生成具備何種缺陷並透過變溫量測推算活化能能障。綜合以上元件組成的搭配性，以氧化鋅搭配鎢電極具有最佳穩定開關電壓。 記憶體為提高儲存空間以交叉陣列(crossbar array)的方式定義電阻式記憶元件以達到高密度堆疊型態，但交叉陣列會引發潛通道電流(sneak path current)。當被選取的元件為高阻態而鄰近元件為低阻態，電流通過潛通道形成讀取錯誤而限制陣列尺寸。目前解決方案包括電阻記憶元件串聯一被動元件做為選擇器控制電流方向，另一方法為互補式電阻開關(CRS，complementary resistive switching)利用兩雙極性電阻記憶元件反向串聯，且兩元件互為整流功效，形成非線性電性曲線解決潛通道電流問題並增加陣列尺寸。 論文第三部分則藉由穩定性最高的氧化鋅搭配鎢電極之電阻記憶體以平行串聯方式開發CRS元件，並在鄰近元件為低阻態的情況下估算氧化鋅-鎢電極應用於交叉陣列可達到之最大陣列尺寸。結果顯示氧化鋅-鎢電極因具穩定開關電壓應用於CRS元件出現>200 cycles的操作耐久度(endurance)，且交叉陣列尺寸與單顆元件的記憶窗有關。而為提升記憶容量導入多階儲存概念，透過兩種電壓與電流模式(conventional voltage- and current-sweep)說明功率突增(power boost)與提高穩定性及準確定義阻態形成最大100×100陣列尺寸與2-bits儲存空間。 單道製程製備雙層結構(ZnO/ZnWOx)可免去一道製程、省去調整介面匹配性的優點，對未來發展以人因手法製造缺陷與形成製作載子儲存層而控制導電絲(filament)斷裂位置，將再提升非揮發性電阻記憶體性能。
參考文獻
2. D. S. Jeong, R. Thomas, R. S. Katiyar, J. F. Scott, H. Kohlstedt, “Emerging memories: resistive switching mechanisms and current status” Progress in Physics 2012, 75, 076502.
3. W. W. Zhuang, W. Pan, B. D. Ulrich, J. J. Lee, L. Stecker, "Novel1 Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory (RRAM)" IEDM Tech. Dig. 2002, 193.
4. D. H. Kwon, K. M. Kim, J. H. Jang, J. M. Jeon, "Atomic structure of conducting nano-filaments in TiO2 resistive switching memory" Nature Nanotechnology 2010, 5, 148.
6. C. T. Swift, G. L. Chindalore, K. Harber, "An embedded 90 nm SONOS nonvolatile memory utilizing hot electron programming and uniform tunnel erase" IEDM Technology Dig, 2002, 927.
7. H. T. Lue, S. Y. Wang, E. K. Lai, "BE-SONOS: A Band gap Engineered SONOS with excellent performance and reliability" IEDM Technology dig. 2005, 547.