PACDSP之電源模式設計及驗證

Design and Verification of Power Mode for PACDSP

謝憲慶(Hsien-Ching Hsieh) ； 黃柏涵(Po-Han Huang)

《電腦與通訊》 132期 (2010/04) Pp. 5-11

https://doi.org/10.29917/CCLTJ.201004.0002

摘要

本篇論文針對PACDSP之電源管理做了完整的介紹，其中包含電源區塊(power domain)的劃分、特殊元件(Special cell: Isolation cell, level shifter, power gating cell..., etc)的分佈、各電源區塊轉態的流程以及最後的驗證流程。PACDSP主要分為五個獨立的電源區塊，可以依操作模式的不同，關閉沒用到的資料路徑來達到節省功率消耗的目的，也就是每個電源區塊的操作模式可因應程式的效能需求而改變。在驗證流程方面我們在DSM(Design Simulation Model)的環境中使用設定PMU(Power Management Unit)的方式來切換DSP的電源區塊，而在驗證的部分使用的是BDTI(Berkeley Design Technology, Inc)測試程式中的FFT(Fast Fourier Transform)做為驗證載具。

關鍵字

PAC數位訊號處理核心 ； 電源模式設計 ； 標準通用電源格式

並列摘要

This paper studies the design and verification flow of power mode for PACDSP. There are five power domains in a PACDSP chip in which each power domain can be turned on or off individually according to different power modes. The power gating technique is utilized to reduce both the switching and leakage power dissipations with the help of Common Power Format (CPF) flow. The Design Simulation Model (DSM) together with the setting of PMU (Power Management Unit) are used to verify the power mode transition. The FFT (Fast Fourier Transform) of BDTI (Berkeley Design Technology, Inc) is the test pattern to verify the power mode design of PACDSP.

並列關鍵字

PACDSP Core ； Power Mode Design ； Common Power Format ； CPF