- 會議論文
動態優先權仲裁器之設計與實現
Design and Implementation of Dynamic Priority Arbiter
摘要
系統晶片(System-on-Chip, SoC)將是未來科技的關鍵技術，隨著製程技術不斷的進步，一個晶片已經能夠整合各種不同功能的矽智財(Intellectual Property, IP)來降低成本、縮小體積、增加速度以完成更浩大的工作。在系統晶片內連接各矽智財模組之間的信號傳遞，傳輸的延遲、電路的同步、雜訊與功率消耗等問題日益嚴重。為了解決這些問題，建立一個內部的通訊架構，借用目前電腦網路所使用的封包(Packet)傳送的觀念，稱之為晶片網路(Network-on-Chip, NoC)。在晶片網路(Network-on-Chip, NoC)中制定一個公平性高而且速度快的仲裁器是必要的，為了改善晶片網路的效能，提高公平性，我們設計一個動態優先權仲裁器(Dynamic Priority Arbiter, DPA)，這個仲裁器是擁有多組動態優先權，其優先權分配為每四個位元為一組優先權組合而成的多組動態優先權仲裁器，本文仲裁架構主要採用動態優先權的概念，增加整體的公平性，並且隨著輪循致能的機制，不但能低減少連續性的資料堵塞，同時改善69.3%的反應時間，提高整體的效能。
延伸閱讀
- 黃一展（2016）。國際投資仲裁制度及其發展。經濟前瞻，(163)，122-126。https://www.airitilibrary.com/Article/Detail?DocID=10190376-201601-201602220007-201602220007-122-126
- 程夢珂（2017）。論國際投資仲裁庭與內國法院平衡關係之建構〔碩士論文，國立臺灣大學〕。華藝線上圖書館。https://doi.org/10.6342/NTU201700618
- 古嘉諄（2001）。介紹美國法院體系內之附屬仲裁機制－兼談引進國內之可行性。律師雜誌，(261)，3-8。https://doi.org/10.7030/TBJ.200106.0003
- Horng, Y. R. (2010). Analysis and Design of a View Synthesis Engine [master's thesis, National Chiao Tung University]. Airiti Library. https://doi.org/10.6842/NCTU.2010.01031
- 康照宗、黃思綺（2009）。Development of the Balance Mechanism between the Operation Quantity-Guaranteed and Royalty-Computed Alternatives Within BOT Projects。財務金融學刊，17(2)，111-137。https://doi.org/10.6545/JFS.2009.17(2).4