- 會議論文
完全自我檢測進位選擇加法核心晶片
Totally Self-Checking Carry-Select Adder Cores
摘要
進位選擇加法器(Carry-Select Adder, CSA)是眾多快速加法器類型中最常使用之一種，雖然速度很快，但是伴隨而來之的是CSA面積較大，而對於擁有自我檢測功能的CSA架構來說，所需要的額外面積就成了設計考量之要項。本文所提出的CSA架構，不但能擁有自我檢測的功能，還能有效的減少額外電晶體數量。我們提出之2-bit完全自我檢測進位選擇加法器模組，能在不影響CSA本身的運作下還能即時有效偵測單一暫態錯誤或永久錯誤的能力；同時，可以利用2-bit完全自我檢測進位選擇加法器模組的架構爲基礎去擴充實現較高位元（如4-bit到128-bit）CSA的架構，也並且都能擁有完全自我檢測的功能。
延伸閱讀
- Tseng, T. Y. (2014). 具和餘計算和聯合解碼多重擷取中繼通道系統之晶格碼 [master's thesis, National Taiwan University]. Airiti Library. https://doi.org/10.6342/NTU.2014.02586
- Yeh, H. Y. (2019). 運用牛頓法與晶格簡化QR分解預處理之大規模多輸入多輸出偵測器 [master's thesis, National Tsing Hua University]. Airiti Library. https://www.airitilibrary.com/Article/Detail?DocID=U0016-0206202016122430
- Lee, P. N. (2011). 預先完成偵測非同步加法器 [master's thesis, National Tsing Hua University]. Airiti Library. https://doi.org/10.6843/NTHU.2011.00548
- Sundhari, R. P. M., & Anita, R. (2014). Modified 16-b Square-root Low Power Area Efficient Carry Select Adder. Research Journal of Applied Sciences, Engineering and Technology, 8(21), 2220-2226. https://www.airitilibrary.com/Article/Detail?DocID=20407467-201412-201503110024-201503110024-2220-2226
- Saini, V. K., Akhter, S., & Chauhan, T. (2016). Implementation, Test Pattern Generation, and Comparative Analysis of Different Adder Circuits. VLSI Design, 2016(), 2-9. https://doi.org/10.1155/2016/1260879