摘要
本研究提出新型設計，後製程上沿用純金屬濕蝕刻概念，在結構設計上提出利用CMOS既有二氧化矽材料作為三軸加速度計質量塊與應力補償外框之主要機械結構，將先前文獻研究中加速度計質量塊皆由複合膜層堆疊所構成的設計改為僅由單層材料。主要目的是改善結構因製程堆疊時造成的殘餘應力以及複合膜層堆疊因熱膨脹係數不同使元件隨不同溫度變化而產生不同形變，此外也抑制感測結構與矽基材間的寄生電容。從量測結果顯示懸浮後結情常溫下始曲率半徑分別為9.43mm（X-axis）、9.55mm（Y-axis）與6.05mm（Z-axis），與複合膜層堆疊結構相比改善2-3倍。此外在不同溫度下對結構的曲率半徑改變量分別為0.16%/℃（X-aixs）、0.13%/℃（Y-aixs）與0.24%/℃（Z-aixs），各軸非線性度皆小於3%以下，訊號謂合靈敏度則是在10%以內。
延伸閱讀
- Huang, B. H. (2012). 加速度計設計與低功率電容轉頻率讀出電路 [master's thesis, National Chiao Tung University]. Airiti Library. https://doi.org/10.6842/NCTU.2012.00993
- 謝秉勳（2014）。CMOS-MEMS電容式加速度計之設計與製作〔碩士論文，國立中央大學〕。華藝線上圖書館。https://www.airitilibrary.com/Article/Detail?DocID=U0031-0412201512031036
- Pinaso, J. (2013). 應用於CMOS-MEMS加速度計之連續時序控制低雜訊感測電路 [master's thesis, National Taipei Uinversity]. Airiti Library. https://www.airitilibrary.com/Article/Detail?DocID=U0023-0909201311364900
- 黃鯖珮（2010）。CMOS MEMS微加速度計與低雜訊電容感測電路之整合及實現〔碩士論文，國立清華大學〕。華藝線上圖書館。https://www.airitilibrary.com/Article/Detail?DocID=U0016-1901201111411409
- 劉育嘉（2012）。低熱變形與低雜訊之多通道電容感測界面CMOS-MEMS加速度感測器的設計與實現〔博士論文，國立清華大學〕。華藝線上圖書館。https://www.airitilibrary.com/Article/Detail?DocID=U0016-2002201315202255