增強型鰭狀氮化鋁鎵/氮化鎵金氧半高電子遷移率電晶體之研製

Fabrication and Characterization of Enhancement-Mode AlGaN/GaN Fin-Shaped Metal-Oxide-Semiconductor High-Electron Mobility Transistors

葉伯淳(Po-Chun Yeh)

指導教授 ： 彭隆瀚

國立臺灣大學/電機資訊學院/光電工程學研究所/博士(2015年)

https://doi.org/10.6342/NTU.2015.01126

摘要

本研究中，吾人成功製作出一種增強型鰭狀氮化鋁鎵/氮化鎵金氧半高電子遷移率電晶體，透過結合鰭狀結構與閘極掘入技術，並以光致電化學氧化法（PEC oxidation）與電漿輔助型原子層沉積技術（PE-ALD）生成之雙層氧化層作為閘極絕緣層與表面鈍化層，實驗數據顯示電晶體之臨界電壓（Vth）隨不同閘極掘入深度與不同閘極面積而呈現線性變化，斜率分別為0.36 V/nm與 -0.32 V/μm2。對於閘極長度與寬度為250nm×360nm的元件特性，其臨界電壓Vth = 1.2V，電流開關比（Current on/off ratio）高達10^8，所量得的電流增益截止頻率fT為9GHz，而最大操作頻率fMAX為36GHz。所觀察到的現象可歸因於兩個相互結合的效應：(a) 閘極掘入元件上有一介面負電荷密度為3.2 μC/cm2可以部份抵銷極化電荷的效應；(b) 側壁鈍化提供高電子遷移率的通道。

關鍵字

電晶體 ； 鰭狀 ； 氮化鎵 ； 增強型 ； 金氧半高電子遷移率電晶體

並列摘要

In this thesis, we present an enhancement-mode AlGaN/GaN fin-shaped metal-oxide-semiconductor high-electron mobility transistors (MOS-HEMT), fabricated by combining gate recess process and fin-shape structure, featuring double-layer oxides composed of photo-enhanced-chemical (PEC) oxidation and plasma-enhanced atomic layer deposition (PE-ALD) oxide, which was shown to support threshold voltage (Vth) with a linear slope of 0.36 V/nm and -0.32 V/μm2, respectively, scaled with recess depth and device area. The proposed device exhibited Vth = 1.2V, current on/off ratio of 10^8, and cutoff frequency of unity current gain/power gain (fT/fmax) = 9/36GHz at gate length/width = 250/360nm. These observations can be ascribed to the combination effects of (a) interfacial negative space charge of 3.2 μC/cm2 in the gate-recessed device to partially compensate the polarization charges, and (b) side-wall passivation to preserve the high mobility channel.

並列關鍵字

Transistor ； Fin-Shaped ； GaN ； Enhancement-Mode ； MOS-HEMT

參考文獻

68 周佳伶, "具微米三角柱結構氮化鎵發光二極體之研製, " 碩士論文, 光電工程研究所, 國立台灣大學, 2008.

69 洪瑞宏, "氮化鋁鎵/氮化鎵金氧半高電子遷移率場效電晶體之製作與特性研究," 碩士論文, 光電工程研究所, 國立台灣大學, 2013.

70 黃培誠, "以微米小球顯影術及光致化學蝕刻法製作氮化鎵次微米三角柱結構," 碩士論文, 光電工程研究所, 國立台灣大學, 2006.

75 王生圳, 高頻量測技術與見習HF01講義, 國家奈米元件實驗室, 2012.

1 Gordon E. Moore, “Cramming More Components onto Integrated Circuits,” Electronics, pp. 114–117, April 19, 1965.