- 學位論文
蕭特基多位元電荷捕捉式快閃記憶體
Schottky Barrier Multibit Charge-Trapping Flash Memory
摘要
近年來由於行動電子產品的蓬勃發展使得非揮發性快閃記憶體快速成長，然而未來的繼續微縮卻因目前頗高的操作電壓而充滿著嚴峻的挑戰。本論文提出一個創新概念的蕭特基多位元電荷捕捉式快閃記憶體作為未來非揮發性記憶體的可行方案，利用二維模擬軟體展示其於寫入、抹除與讀取各操作方式之特性，並探究相應之物理機制，同時發展出載子注入機率之物理模型。 不同於傳統元件的行為，於蕭特基元件中，電子與電洞皆可經由穿隧蕭特基能障而進入通道。利用此雙向導通之特性，當施加正閘極電壓時，蕭特基快閃記憶體可利用特殊的源極端將高能電子注入方式進行寫入動作；同理，當施加負閘極電壓時便可以引起熱電洞於汲極端注入進行抹除動作。此獨特的寫入與抹除方式可以有效避免在一般元件中閘極與源極/汲極間的電壓衝突效應，達成低電壓與高效能之寫入抹除操作。 在讀取的動作上，多位元蕭特基快閃記憶體可利用電荷捕捉式記憶體之標準的雙向反轉讀取方式來進行。雖然蕭特基元件之雙向導通特性可能造成記憶體讀取上之可能誤判，但是經由元件參數及讀取動作之深入探討，蕭特基能障記憶體具備獨特的穩定性。而在微縮上，因為其特殊之電子注入寫入及電洞注入抹除行為，使其儲存載子之分布相對緊密與勻稱；更因蕭特基接面之獨特能障，於元件微縮時可有效抑制短通道效應，使其成為未來極具優勢之多位元記憶體之候選者。
參考文獻
[1] R. Bez, P. Cappelletti, G. Casagrande and A. Pirovano, Nonvolatile Memories: Novel Concepts and Emerging Technologies, Spring, 2008.
[2] International Technology Roadmap for Semiconductor, 2007 edition.
[3] Marvin H. White, Dennis A. Adams, and Jiankang Bu “On the go with SONOS” in ESSDRC, pp. 399402, 2003.
[4] P. Pavan, R. Bez, P. Olivo, and E. Zanoni, "Flash memory cells:—An overview", Proc. IEEE, vol. 85, pp. 1248 - 1271 , 1997.
[6] C.-G. Hwang, “Nanotechnology enables a new memory growth model,” in Proc. IEEE, vol. 91, no. 11, pp. 1765-1771, 2003.