In-situ電漿表面處理對原子層化學氣相沈積Al2O3、HfO2高介電薄膜應用在奈米尺度世代DRAM影響之研究

許家旺(Chia-Wang Hsu)

指導教授 ： 吳泰伯

國立清華大學/工學院/材料科學工程學系/碩士(2006年)

https://doi.org/10.6843/NTHU.2006.00085

摘要

本實驗以原子層化學氣相沈積法 (Atomic layer chemical vapor deposition, 簡稱ALCVD) 鍍製Al2O3 和HfO2高介電薄膜，因為ALCVD具有極佳的厚度控制能力、均勻覆蓋能力以及低鍍膜溫度等優點，為許多鍍製超薄薄膜方法中最具吸引力的。我們在鍍製Al2O3 和HfO2薄膜時是採用TMA(Trimethylaluminum) 作為Al的先趨物，TEMAH (Tetrakis (ethylmethylamido) Hafnium) 作為Hf的先趨物，兩者皆以H2O作為氧化劑。
本實驗使用MIM（Metal-Insulator-Metal）電容結構，以避免MIS(Metal-Insulator-Silicon)結構於介面形成SiO2而降低整個電容值的問題。主要使用的底電極為Pt、PtOx、TiN三種基板，採用Au、Ti-Au為上電極。本實驗研究重點在於In-situ電漿處理底電極表面對後續ALCVD 之Al2O3、HfO2薄膜成長的影響。我們改變電漿成分以探討其對底電極表面形貌和MIM電容電性上的影響。利用TEM和XPS分別觀察薄膜與底電極介面結構及鍵結情形。另外，我們也做了不同熱處理條件，探討熱處理溫度和氣氛對Al2O3 和HfO2薄膜電性上的影響。
本實驗成功利用In-situ電漿表面處理，增加底電極表面之-OH鍵，成長均勻的Al2O3 和HfO2於Pt、PtOx底電極上。當Al2O3 和HfO2薄膜厚度為7.3nm，漏電流可控制在1V工作電壓下小於1x10-7 ~1x10-8 A/cm2以下。

關鍵字

電漿處理 ； 高介電薄膜 ； 原子層化學氣相沈積

並列摘要

無資料

並列關鍵字

DRAM ； Al2O3 ； HfO2

參考文獻

6. D. E. Kotecki, “High-k Dielectric Materials for DRAM Capacitors”, Semiconductor International, 109 (1999)

8. A. Nitayama, Y. Kohyama, and K. Hieda, “Future Directions for DRAM Memory Cell Technology”, IEDM 98 (1998)

9. K. N. Kim, H. S. Jeong, G. T. Jeong, C. H. Cho, W. S. Yang, J. H. Sim, K. H. Lee, G. H. Koh, D. W. Ha, J. S. Bae, J. G. Lee, and B. J. Park, “A 0.15um DRAM Technology Node for 4 Gb DRAM”, Symp. On VLSI Tech. Dig. of Tech. Paper, 16 (1998)

10. K. S. Tang, W. S. Lau, and G. S. Samudra, “Trends in DRAM dielectrics”, IEEE Circuit and Devices, 27 (1997)

11. H. S. Moon a), H. S. Choi, H. G. Jang, C. J. Hwang, S. H. Woo, I. K. Han, and H. S. Yang, ”Improvement of properties of dynamic random access memories capacitors by PH3 plasma doping process after the formation of hemispherical-grained silicon”, J. Vac. Sci. Technol. B 17, 1017 (1999)