- 學位論文
新型高度微縮性之嵌入式邏輯非揮發性記憶體之研究
The Novel Highly Scalable and Reliable One Time Program Memory Transistor beyond 90nm NVM Technology
摘要
隨著積體電路製程不斷微縮，在90 nm製程之後能使用於嵌入式非揮發性記憶體衍生出電容耦合，氧化層漏電，軟性崩潰等等問題，無法有效隨著製程縮小其尺寸，目前尚無真正有效的解決方法。在國際論文中，大多嘗試以新的架構取代原有的堆疊式記憶體，然而其解決方式的技術難度過高。在本篇論文中，將提出一完全符合邏輯製程步驟的新式非揮發式記憶體，此架構已經130 nm、90 nm製程世代驗證，本論文將其概念實現於45 nm與32 nm等前瞻性邏輯製程步驟，提供嵌入式非揮發性記憶體元件另一種選擇考量。 本研究中所提出的元件，無須特殊製程與光罩步驟，採用電晶體本身既有的間隙壁結構，以兩電晶體串聯方式產生自我對準氮化矽儲存層，提供電荷儲存。元件在寫入機制上採用源極注入，可有效率的將熱電子注入儲存層中，並利用二維製程與電性模擬軟體驗證分析元件基本特性，在先進製程中，更可實現以帶對帶穿隧寫入機制達到抹除的效果，進一步達到多次寫入抹除的可能性。此記憶體結構相對於傳統記憶體，在製作成本與元件縮小性上有相當大的改進及優勢。
關鍵字
非揮發性記憶體參考文獻
[1] J.-D. Lee, S.-H. Hur, and J.-D. Choi, "Effects of Floating-Gate Interference on NAND Flash Memory Cell Operation," IEEE Electron Device Lett., vol. 23, no. 5, pp. 264–266, 2002
[2] K. Kim, “Technology for sub-50 nm DRAM and NAND Flash manufacturing,” in IEDM Tech. Dig., Dec. 2005, pp. 326–329.
[3] C.-E. Huang, H.-M. Chen, H.-C. Lai, Y.-J. Chen, Y.-C. King, and C. J. Lin, “A new self-aligned nitride MTP cell with 45 nm CMOS fully compatible process,” in IEDM Tech. Dig., Dec. 2007, pp. 91–94.
[4] Y.-J. Chen, C.-E. Huang, H.-M. Chen, H.-C. Lai, J. R. Shih, K. Wu, Y.-C. King, and C.-J. Lin, “A novel 2-bit/cell p-channel logic program254 mable cell with pure 90-nm CMOS technology,” IEEE Electron Device 255 Lett., vol. 29, no. 8, pp. 938–940, Aug. 2008.
[5] H.-C. Lai, K.-Y. Cheng, Y.-C. King, and C.-J. Lin, “A 0.26-μm2 U-shaped2 nitride-based programming cell on pure 90-nm CMOS technology,” IEEE Electron Device Lett., vol. 28, no. 9, pp. 837–839, Sep. 2007.