高效能靜電放電防護元件研究

在高壓CMOS製程設計中，積體電路(ICs)內部都必須要設計靜電防護元件(ESD Device)以避免積體電路在生產過程中被靜電放電所損傷；靜電放電防護元件主要功能是提供積體電路靜電放電路徑，以避免當靜電放電發生時電流流入IC內部造成電路損壞。目前基本的靜電防護元件有電阻(Resistor)、二極體(p-n junction Diode)、金氧半導體元件(NMOS or PMOS)、場氧化層元件(Field Oxide Device)、N型閘極趨動或閘極連接元件(Gate-driven or Gate-coupled NMOS)、雙載子電晶體(BJT)以及矽控整流器元件(SCR Device)等；每種靜電防護元件有不同的元件特性，而其靜電防護能力的好壞決定可以由Power=IESD*Voperating來定義，其中以矽控整流器元件因為具有低的持有電壓(Low holding voltage)，因此在靜電防護能力具有最佳的防護效果。但是相對的因為矽控整流器的持有電壓低於積體電路操作電壓而使得積體電路在系統級靜電放電 (System Level Electrostatic Discharge)測試而引發栓鎖效應(Latch-up)，造成IC內部電路誤動作或燒毀。靜電放電防護設計及栓鎖效應防護在靜電防護元件設計上是一種權衡設計。本論文研究主要以矽控整流器作為基本靜電防護元件，並針對對於元件特性分析及崩潰電壓(Breakdown)，驟回崩潰(Snap back)控制做探討，經由一連串的元件設計條件及分析結果最後設計出-閘極可控制之高壓矽控整流器元件(Gate Controllable High-Voltage SCR Device or GCHVSCR Device)。此靜電防護元件能夠由閘極控制改變元件結構特性來因應靜電放電及栓鎖效應做不同的防護，最後經由TMA TCAD模擬軟體(Medici & Tsuprem4)模擬分析及實際使用TLP系統量測元件特性後證實GCHVSCR確實能夠同時對積體電路靜電放電及栓鎖效應達到最佳防護效果。

關鍵字

靜電放電；拴鎖效應；傳輸線脈衝；閘極可控制高壓矽控整流器；系統級靜電放電測試

並列摘要

無資料

並列關鍵字

Electrostatic Discharge ； Electrostatic Overstress ； Latch-up ； TLP ； TCD ； GC-HVSCR ； System Level Electrostatic Discharge

參考文獻

[3] Ming-Dou Ker and Sheng-Fu Hsu, “Transient-Induced Latchup in CMOS Technology:Physical Mechanism and Device Simulation,” in IEDM Tech. Dig., 2004, pp. 937-940

[4] Ming-Dou Ker and Sheng-Fu Hsu, “Physical Mechanism and Device Simulation on Transient-Induced Latchup in CMOS ICs Under System-Level ESD Tesd,” IEEE Trans. Electron Devices, vol. 52, no. 8, August. 2005

[8] Ming-Dou Ker and Hun-Hsien Chang, “Novel Cascode NCLSCR/PCLSCR Design with Tunable Holding Vlotage for Safe Whole-Chip ESD Protection,” IEEE, 1998

[9] Ming-Dou Ker, “ESD Protection for CMOS ASIC In Noisy Environments with High-Current Low-Voltage Triggering SCR Devices,” IEEE, 1997

[10] Chen-Shang Lai, Meng-Hwang Liu, Shiu Su, and Tao-Cheng Lu, “A Novel SCR ESD Protection structure with Low-Loading and Latchup Immunity for High-Speed I/O Pad,” IEEE, 2003

國際替代計量

高效能靜電放電防護元件研究

全文下載

主題瀏覽