探討分佈性寫入抹除循環對NROM資料保存可靠度之研究與改良

The Study and Improvement of NROM Retention with Distributive Cycling Stresses

方上維(Shang-Wei Fang)

指導教授 ： 林崇榮 ； 金雅琴

國立清華大學/電機資訊學院/電子工程研究所/碩士(2008年)

https://doi.org/10.6843/NTHU.2008.00179

摘要

一個有發展性的快閃記憶體元件NROM已經在近幾年中被提出，其電荷是以局部性儲存於氮化矽層中。本篇論文將討論NROM在寫入抹除週期中加入分佈性延遲與閘極偏壓產生之修復效應與電荷垂直重新分佈現象對元件資料保存力的影響。這裡指的修復效應是對寫入抹除循環中在底部氧化層產生之損傷作修補的動作進而有效的改善高溫時的資料保存力，一些不同的分佈操作對應不同之修復情況和資料保存力特性也一併被討論，然後一個對應NROM分佈性寫入抹除週期的資料保存力模型也被應用來作生命期的預測。此外，一個新的兩步驟抹除之寫入抹除循環也被提出來進一步改善資料保存力，其操作方式是在抹除後加一個額外的閘極脈衝。這個新的寫入抹除週期操作可以改變NROM元件儲存之電荷的分佈情形(以電荷汲引量測技術來偵測其電荷位置)，可得出一個在高溫資料保存力中收縮的臨界電壓變化。從本篇論文的研究結果，我們成功的達成了在高密度記憶體元件應用上，對資料保存力可靠度改善的目的。

關鍵字

NROM ； SONOS ； 快閃記憶體 ； 資料保存力

參考文獻

[1] F. Masuoka, M. Asano, H. Iwahashi, T. Komuro, and S. Tanaka, “ A New Flash EEPROM Cell Using Triple Polysilicon Technology, ” Int. Electron Devices Meeting Tech. Dig., 1984, pp. 464-467.

[2] S. Pan, C. C. Yeh, R. Liu, and C. Y. Lu, “ Nonvolatile Memory Challenges toward Gigabit and Nano-scale Era and a Nano-scale Flash Cell: PHINES, ” Int. Conf. on Solid State Devices and Materials, 2002, pp. 152-153.

[3] B. Eitan, P. Pavan, I. Bloom, E. Aloni, A. Frommer, and D. Finzi, “ NROM: A Novel Localized Trapping, 2bit Nonvolatile Memory Cell, ” IEEE Electron Device Lett., vol. 21, pp. 543-545, Nov. 2000.

[5] C. H. Lee, S. H. Hur, Y. C. Shin, J. H. Choi, D. G. Park, and K. Kim, “ Charge-trapping device structure of SiO2/SiN/high-k dielectric Al2O3 for high-density flash memory, ” Appl. Phys. Lett. 86, 152908 (2005)

[7] C. C. Yeh, W. J. Tsai, M. I. Liu, T.C. Lu, S. K. Cho, C. J. Lin, Tahui Wang, S. Pan, and Chih-Yuan Lu, “ PHINES: A Novel Low Power Program/Erase, Small Pitch, 2-Bit per Cell Flash Memory, ” Int. Electron Devices Meeting Tech. Dig., 2002, pp. 931-934.