- 學位論文
HOY 無線測試平台基頻收發機之設計與實現
Design and Implementation of a Baseband Transceiver for HOY Wireless Test Platform
摘要
在本篇論文中，包含設計基頻封包及規格，功能的模擬，架構設計和邏輯設計，最後實作基頻收發機到場效式可程式閘陣列FPGA 板，並被整合及應用於 HOY 無線測試平台。 首先本論文提出一個適合無線測試的基頻規格的設計，其中基頻封包設計以巴克碼(Barker code)為核心設計碼，為了搜尋射頻 (RF) 載波頻率的三次交握協定 (handshake) 以及和媒體存取控制 (MAC) 模組及射頻模組的交換訊號協定。 接著本論文提出的基頻收發機包含以下功能模組: 介面模組、發送模組、封包偵測、封包內資料邊界偵測、取樣頻率漂移補償、解展頻以及維特比 (Viterbi) 解碼器。介面模組為控制與 MAC 層及 RF 層有關之訊號，封包偵測、封包內資料邊界偵測及解展頻部份以匹配濾波器概念實作，而取樣頻率漂移補償器為利用展頻特性做取樣時間點的選擇，最後 Viterbi 解碼器是以分支度量單元 (BMU) 、加-比較-選擇單元 (ACSU) 及路徑回朔單元(TBU) 的設計架構。以上均實作在FPGA板上，被應用在測試系統的測試機台 (ATE) 端以及待測晶片 (DUT) 端。 為了驗證被提出的設計，論文中以白色高斯雜訊作為通道模型。並與IEEE 802.15.4及ECMA-368等短距離無線傳輸標準所規定的系統效能做頻估，在訊號雜訊比 (SNR) 6 dB時可達到 1.2% 的封包錯誤率 (PER)。 在電路設計上，以使用簡單硬體架構並在不同的功能模組間做基本電路元件的共用以節省面積。最後本基頻收發機被整合進入無線測試頻台的展示晶片中，透過國家晶片中心 (CIC)，使用台積電 0.18μm製程製造。
並列摘要
In this thesis, baseband speci‾cation design, functional simulation, architecture def- inition, and logic design along with FPGA implementation of the baseband transceiver for HOY wireless test platform are presented. A suitable physical layer speci‾cation is designed for wireless test. There is a hand- shaking scheme for locking the carrier frequency of radio frequency (RF) module. Addi- tionally, the signal protocol to exchange information with media access control (MAC) module is also presented. The proposed baseband transceiver includes several functional parts, interface mod- ule, transmitter, packet detection, boundary detection, sampling frequency o®set (SFO) compensator, despreader, and Viterbi decoder. The functional parts choose suitable existing algorithms to implement for the functionalities of them. The implementation is also in automated test equipment (ATE) and device under test (DUT). Additive white Gaussian noise (AWGN) channel is used to estimate the baseband performance. Then the proposed baseband transceiver is veri‾ed by FPGA and inte- grated into the test platform. Finally, an integrated demo chip has been tap-out with the baseband inside. The chip will be measured in this summer.