- 學位論文
於鍺基板上以原子層化學氣相沉積鍍製氧化鑭-氧化鋁-氧化鈦多疊層閘極介電層之研究
The Study of La2O3-Al2O3-TiO2 Multilayer Gate Dielectrics on Germanium Substrate prepared by Atomic Layer Deposition
摘要
高速通道材料Ge由於其原生氧化物的不穩定，使得Ge/high-κ之界面性質無法與Si相比擬，因此本實驗鍍製了多種組合之薄膜疊層，試圖找出最適合的介電層材料，進行電性及材料物性之分析。實驗利用原子層化學氣相沉積法（Atomic layer chemical deposition, ALCVD）沉積四種不同的high-κ疊層：Ge/Al2O3/TiO2、Ge/La2O3/Al2O3/TiO2、Ge/Al2O3/La2O3/TiO2、Ge/La2O3/TiO2於n- type Ge基板與p- type Ge基板上，並利用射頻濺鍍鍍製Pt上、下電極後，進行Post metal annealing（PMA）之forming gas熱處理，製備成MOS電容；再藉由材料分析IPXRD、XPS、AES，探討此四種不同薄膜結構之材料差異對電性所造成的影響。實驗結果顯示，Ge/La2O3/Al2O3/TiO2堆疊之薄膜，由於有LaGeOx鍵結的生成，能抑制具揮發性的GeO產生，Dit可降至8.17 × 1011 cm-2，相較於其他種類之薄膜，電性表現最佳。
參考文獻
27. 簡銘萱, "探討利用原子層化學氣相沉積法鍍製Al2O3、HfO2之高介電結構薄膜，應用在奈米尺度世代DRAM影響之電性研究," 清華大學碩士論文, 2007.
3. K. Prabhakaran, F. Maeda, Y.Watanabe, and T. Ogino, Appl. Phys. Lett. 76 (2000)2244.
7. M. Lundstorm, IEEE Electron Dev. Lett. 18 (1997)361.
8. M. Lundstorm and Z. Ren, IEEE Trans. Electron. Dev. 49 (2002)133.
10. C. Claeys and E. Simoen, Germanium Based Technologies: From Materials to Devices (Elsevier, Oxford, 2007)