- 學位論文
十位元每秒250百萬次取樣率之數位類比轉換器
A 10-bit 250MS/s Digital-to-Analog Converter
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
摘要
近幾年，低電壓低功率電路越來越受到重視，主要原因有二：第一、隨著進入奈米（nano-meter）製程，在積體電路IC的操作電壓也隨之越降越低。第二、可攜式（portable）產品在現在消費市場越來越多需求。所以當電路臨低供應電壓的先進的製程，必須面對數位類比轉換器的頻域特性會因短通道（short-channel）電晶體的低輸出阻抗特性而受到的限制，而通道調變效應（channel length modulation）也會使得電流精準度下降，同時低供應電壓也將造成輸出信號振幅被壓縮。而可攜式（portable）消費越來越多的需求也使得耗功率較大的電流引導式數位類比轉換器（current-steering digital-to-analog converter，current-steering DAC）在發展上受到阻礙；因為電流引導式數位類比轉換器必須要有一定強度的電流，使其電流通過輸出電阻後讓輸出高擺幅以符合系統需求，另外就是因為電流太小會影響到整體電路的動態特性，進而無法應用到高速通訊或是高要求系統中。本文研究於設計低功率數位類比轉換器；能帶隙參考電路提供一穩定電壓驅動來產生穩定的電流給每一個單位電流源，並採取二進位制（binary）及單位制（unary）兩種架構共用來達到其分別高速和精確度之優點，解決一般架構所產生的數位不同步來提升動態效能，也增加兩種架構的匹配度。在佈局考量方面採用類樹狀對稱佈局，消除線性梯度誤差和拋物線梯度誤差補償，使電路有更佳的動靜態特性，完成了一個低電流高速的數位類比轉換器。之後再後面加上一個輸出緩衝器（output buffer），成功將其輸出擺幅推到高擺幅1.7V，並且輸出緩衝器也可以後推動重負載，實現了一個高輸出擺幅低功率的數位類比轉換器。 晶片實現使用TSMC 0.18μm製程，經過佈局後模擬得到INL和DNL分別小於0.256 LSB和0.1 LSB，動態範圍SFDR為55dB，整體消耗功率小於9.6mW，佈局的面積為0.26mm2。
參考文獻
[1] Chi-Hung Lin, and Klass Bult, “A 10-b 500-MSample/s CMOS DAC in 0.6mm2,” in Proc. IEEE J. Solid-State Circuits, vol. 33, no. 12, pp. 1948-1958, Dec. 1998.
[2] Chun-Yueh Huang, Tsung-Tien Hou, Chi-Chieh Chuang, Hung-Yu Wang, “Design of 12-bit 100-MHzCurrent-Steering DAC for SOC Applications,” in Proc. IEEE System-on-Chip for Real-Time Applications, pp. 117-122, July 2005.
[3] Kevin O’Sullivan, Chris Gorman, Michael Hennessy, and Vincent Callaghan, “A 12-bit 320-MSample/s Current-Steering CMOS D/A Converter in 0.44 mm2” in Proc. IEEE J. Solid-State Circuits, vol. 33, pp. 1959-1969, Dec. 1998.
[4] Shu-Yuan Chin and Chung-Yu Wu, “A 10-b 125-MHz CMOS Digital-to-Analog Converter (DAC) with Threshold-Voltage Compensated Current Sources” in Proc. IEEE J. Solid-State Circuits, vol. 29, pp. 1374-1380, Dec. 1994.
[5] Ann Van den Bosch, Marc A. F. Borremans, Michel S. J. Steyaert, and Willy Sansen, “A 10-bit 1-GSample/s Nyquist Current-steering CMOS D/A Converter,” in Proc. IEEE J. Solid-State Circuits, vol. 36, pp. 315-324, Mar. 2001.