多輸入多輸出偵測器實作於多核心數位訊號處理器平台之設計與實作

Design and Implementation of MIMO Detectors on Multi-core DSP Platform

吳昇鴻(Sheng-Hung Wu)

指導教授 ： 黃元豪

國立清華大學/電機資訊學院/通訊工程研究所/碩士(2012年)

摘要

多輸入多輸出(MIMO)的無線通訊系統可以有效的改善資料的傳輸速度與傳輸品質，近年來已被廣泛的使用，許多通訊標準如制定中的WiMAX與3GPP-LTE都採納這項技術作為核心，而眾多的通訊標準所支援的天線數各有不同，從4x4, 8x8 到12x12都是可能的天線配置。在多輸入多輸出系統中，多輸入多輸出偵測器可以有效的解出傳輸天線的傳送訊號，此部分傳統的實作方法是以特定應用積體電路(ASIC)的方式來實現，此方式確實能達到非常好的效能，但缺點是缺乏彈性，一旦設計上需要作更改，就必須重新花費數個月的下線時間來產生新成品，在商業競爭下，可能會因此而喪失領先地位，因此，我們試圖使用可變式(configurable)平台來實作，快速地變更我們的偵測器設計，我們將採用德州儀器(Texas Instrument)推出的TMS320 C6678 DSP Platform，並且將三種多輸入多輸出偵測器演算法在不同的天線數和調變方法下實作於平台上。實作的結果將同時考慮錯誤率(BER, bit error rate)與傳輸速率(data rate)，在4x4天線數下，MCS-QRSIC演算法為最佳演算法，而在8x8, 12x12天線數下，Distributed K-best為最佳演算法，唯有在16QAM時因為受到錯誤地板現象(error floor)的關係，反而以MCS-QRSIC為最佳。另外，針對MCS-QRSIC演算法的實作上，我們多加的一個機制可以有效的降低執行時間。而Sorting-Reduced K-best與錯誤率相當的Distributed K-best比較，能減少約9~17%的執行時間。與其他篇相關文獻比較，在假設平台擁有一樣多核心數的情況下，這件作品可以輸出較高的傳輸速率。

關鍵字

多輸入多輸出 ； 偵測器 ； 數位訊號處理器

參考文獻

[1] P. L. Chiu and Y. H. Huang, “A scalable MIMO detection architecture with nonsorted

[2] X. Cao, “Local maximum likelihood detection method for MIMO systems,” in

International Conference on Communications, Circuits and Systems 2005, vol. 1,

[3] M. Shabany and P. Gulak, “Scalable VLSI architecture for K-best lattice decoders,”

in IEEE International Symposium on Circuits and Systems 2008(ISCAS 2008),