- 學位論文
相容於鰭式電晶體邏輯製程之雙位元通孔電阻式記憶體鎖存器
Memory-Logic Hybrid Gate with 3D-Stackable Complementary Latches in FinFET CMOS Logic Technology
本文將於2025/07/27開放下載。若您希望在開放下載時收到通知，可將文章加入收藏。
並列摘要
abstract hide
延伸閱讀
- Wei, P. H. (2015). 應用於鰭式場效電晶體邏輯製程之新型電阻式隨機選取記憶體 [master's thesis, National Tsing Hua University]. Airiti Library. https://www.airitilibrary.com/Article/Detail?DocID=U0016-0312201510305642
- 郭彥成（2017）。與14奈米鰭式電晶體CMOS邏輯製程相容的電阻式快閃記憶體設計〔碩士論文，國立臺灣師範大學〕。華藝線上圖書館。https://doi.org/10.6345/NTNU202203125
- Lo, C. L. (2013). 應用於高密度資料儲存之交錯電阻式記憶體之陣列層級分析 [master's thesis, National Chiao Tung University]. Airiti Library. https://doi.org/10.6842/NCTU.2013.00178
- 陳書恩（2015）。應用於鰭式場效電晶體邏輯製程的高密度新型長形接觸點之電阻式隨機選取記憶體〔碩士論文，國立清華大學〕。華藝線上圖書館。https://www.airitilibrary.com/Article/Detail?DocID=U0016-0312201510305951
- Chin, S. Y. L., Lee, C. S. P., & Wilton, S. J. E. (2008). On the Power Dissipation of Embedded Memory Blocks Used to Implement Logic in Field-Programmable Gate Arrays. International Journal of Reconfigurable Computing, 2008(), 113-125. https://doi.org/10.1155/2008/751863