- 學位論文
下閘電極及堆疊電荷捕捉層對多晶矽快閃記憶體元件之操作特性影響研究
Effects of bottom gate electrode and stacked charge trapping layer on operation characteristics of poly-Si flash memory device
本文將於2025/07/30開放下載。若您希望在開放下載時收到通知，可將文章加入收藏。
並列摘要
abstract hide
延伸閱讀
- Hung, T. P. (2009). 高介電係數材料、堆疊式結構與高功函數金屬閘極應用於電荷陷阱式快閃記憶體元件之研究 [doctoral dissertation, National Tsing Hua University]. Airiti Library. https://doi.org/10.6843/NTHU.2009.00010
- Pang, H. C. (2015). 鍺掩埋通道與低溫沉積堆疊電荷捕捉層在多晶矽奈米線通道之快閃記憶體元件特性研究 [master's thesis, National Tsing Hua University]. Airiti Library. https://www.airitilibrary.com/Article/Detail?DocID=U0016-0312201510272340
- 許逢文（2010）。堆疊式高介電係數阻擋層對電荷陷阱式快閃記憶體元件的影響〔碩士論文，國立清華大學〕。華藝線上圖書館。https://doi.org/10.6843/NTHU.2010.00101
- 蘇竹君（2019）。堆疊式穿隧氧化層以改善多晶鍺通道電荷捕捉式快閃記憶體元件之可靠度研究〔碩士論文，國立清華大學〕。華藝線上圖書館。https://www.airitilibrary.com/Article/Detail?DocID=U0016-0206202016190664
- 呂承勳（2013）。Enhanced Operation Characteristics of Charge Trapping Flash Memory Devices with Nitrogen Incorporation and Bandgap Engineering in Charge Trapping Layer〔碩士論文，國立清華大學〕。華藝線上圖書館。https://doi.org/10.6843/NTHU.2013.00460