- 學位論文
高介電層工程對純鍺金氧半電晶體之電特性與物理研究
Electrical and Physical Characteristics of Germanium MOSFETs with High-k Dielectric Engineering
摘要
隨著定律Moore's Law的微縮，電晶體的特性改善，尺寸也同時越來越小，在未來CMOS元件技術中等效氧化層厚度(EOT)也被要求縮小到1.0 nm以下。因此除了探討使用high-k材料的技術以外，基板材料的選擇也成為近幾年來熱門的研究項目。鍺相較於矽而言，電子的遷移率可提升兩倍、電洞的遷移率可以提升至四倍，故利用純鍺基板以及high-k材料來達成超薄等效氧化層厚度，以及更高的載子遷移率對於通道電流傳輸可以大大改善。但鍺半導體材料製程也存在許多困難，在400 ℃下產生易揮發氣體、不耐高溫且容易水解，鍺擴散造成的漏電流以及氧化鍺的介面工程皆是我們致力於改善的目標。 本論文的研究以使用純鍺基板，於ALD (Atomic Layer Deposition System)中堆疊不同的high-k以提升鍺基板元件的特性，其中第一部分，使用氮氧化鉿(HfON)做為high-k材料製作MOS電容，調變當中的氮含量並且探討其電性上的改變。實驗結果可以發現，當HfON中的含氮比例為3.7 %時，等效氧化層厚度是最低的4.2 Å，閘極漏電流則是維持在100 A/cm2。從XRD圖中也可以推測，high-k層中的HfON因為GeO的擴散，增進形成一介電係數非常高的Tetragonal phase，而元件在其他電性上的的表現如Hysteresis、Frequency dispersion以及Stress也是不錯的。 第二部分中，我們參入二氧化鋯(ZrO2)材料進入high-k層中，比較ZrO2與HfON以及交互堆疊層在電性上的差異。實驗結果可以發現，使用下層ZrO2，上層HfON之條件可以製作出一超薄等效氧化層厚度之介電層，EOT約為3 Å，且稍微降低了閘極漏電流。另外我們也發現使用單層的介電層材料ZrO2及HfON在元件的可靠度特性上，不管是Hysteresis，Stress induced Vfb voltage shift，以及SILC上都會比堆疊層要來的好。 第三部分中，延續上兩部分所得到的結果，利用單層HfON以及單層ZrO2介電層製作電晶體元件，探討其在電特性上的差異。實驗結果可以發現，Ge MOSFET有著更大的驅動電流以及更薄的EOT，當我們利用ZrO2作為介電層材料時，得到的元件電特性也較HfON好，其中電子遷移率約為373 cm2/V-s，更能表現出鍺電晶體在未來CMOS研究的重要性。