異質多核心系統架構之記憶體存取優化技術

Optimized Memory Access Support for Data Layout Conversion on Heterogeneous Multi-core Systems

許家禎(Chia-Chen Hsu)

指導教授 ： 李政崑

國立清華大學/電機資訊學院/資訊工程學系/碩士(2014年)

摘要

異質多核心系統在因應現代科技之龐大複雜的運算需求下成為一重點發展項目。其中通用圖形處理器(GPGPU)與中央處理器(CPU)是當中熱門的整合方向。然而，在異質多核系統中，由於資料需在不同處理器之間大量傳遞與搬移，以及不同的處理器間硬體架構與特性不同，導致在不同的處理架構中對於相同資料排列存取的memory locality將存在差異性，而此差異性會導致整體系統的效能降低。因此需要重新對資料排列進行重組以適應目標硬體架構，如適用於CPU的陣列結構（AOS），與適用於GPGPU的結構陣列（SOA）之轉換，以及
稀疏矩陣中的Cordinate（COO）格式與適用於平行架構的ELLPACK（ELL）格式間的轉換。
目前雖有些研究以軟體的方式提供資料排列的轉換，其效能仍有改善的空間。

在本篇論文中，致力於研發記憶體優化存取技術以解決上述效能降低的問題，以一套硬體設計與搬移演算機制控制資料的存放，使資料在不同處理器之間搬移的同時，針對不同的處理器之特性做資料排列的轉換，進而大幅提升應用的效能。我們提出了一套乒乓轉換架構解決資料區域性的問題，以及一套控至稀疏矩陣資料排列的設計。總體來說，相較於其他研究可達到68.5-2.19倍的提升。

關鍵字

異質多核心 ； 通用圖行處理器效能 ； 資料架構轉換 ； 稀疏矩陣

參考文獻

[2] Z. Wang et al., Using machine learning to partition streaming programs," ACM Trans. Archit. Code Optim., vol. 10, no. 3, pp. 20:1{20:25, Sep. 2008.

[3] Y. Kim et al., Cumapz: a tool to analyze memory access patterns in cuda," in Proc. of the 48th Design Automation Conf., 2011, pp. 128{133.

international symposium on Computer architecture, 2009, pp. 152{163.

[6] I.-J. Sung et al., Dl: A data layout transformation system for heterogeneous computing," in Proc. IEEE Conf. Innovative Parallel Computing(InPar 12). IEEE, 2012.

[7] M. Maggioni et al., Adell: An adaptive warp-balancing ell format for efficient sparse matrix-vector multiplication on gpus," in Proceedings of the 2013 42Nd International Conference on Parallel Processing. Washington, DC, USA: IEEE Computer Society, 2013, pp. 11{20.