應用於具同指令集架構之處理器家族之高效能雙層式週期精確模型技術

Efficient Two-Layered Cycle-Accurate Modeling Technique for Processor Family with Same Instruction Set Architecture

江建德

指導教授 ： 黃俊達

國立交通大學/電機學院/電子工程系所/碩士(2009年)

https://doi.org/10.6842/NCTU.2009.00067

摘要

本論文提出一簡單且快速的處理器模型技術，此技術採用將時序模型分割為功能與時序兩部份的概念，在本論文中，此二部份分別稱為功能核心與時序外殼。功能核心實際上為一無時序、高速的指令集模擬器，適合軟體開發；而時序外殼則提供了額外的時序資訊協助模擬週期精確的硬體行為。當一使用相同指令集的處理器家族加入了新成員，依照提出的模型技術，我們只須要替換時序外殼，沿用跟其他成員相同的功能核心，即可產生此新成員的模型。這技術不僅能確保各模型的功能與規格吻合，並且能有效縮短建立模型花費的時間。在本論文中，我們將此技術應用在使用相同指令集架構的一ARM7-like與一ARM9-like處理器，並在實驗結果中顯示，本論文提出的雙層式週期精確模型較一般的RTL模型模擬速度平均快上約30倍。

關鍵字

模型 ； 雙層 ； 處理器

並列摘要

無資料

並列關鍵字

model ； SystemC ； two-layered ； processor

參考文獻

[1] F. Bacchini, G. Smith, A. Hosseini, A. Parikh, H. T. Chin, P. Urard, E. Girczyc, and S. Bloch, “Building a common ESL design and verification methodology – is it just a dream?” Design Automation Conference, pp. 370–371, Jul. 2006.

[4] T. Rissa, A. Donlin, and W. Luk, “Evaluation of SystemC modelling of reconfigurable embedded systems,” Conf. on Design, Automation and Test in Europe, vol. 3, pp. 253–258, Mar. 2005.

[2] Open SystemC Initiative (OSCI), “The SystemC community,” http://www.systemc.org/, 2006.

[3] Y.-J. Lu, C.-T. Lin, C.-F. Wu, S.-A. Hwang, and Y.-H. Lin, “Microprocessor modeling and simulation with SystemC,” IEEE Int’l Symp. on VLSI Design, Automation, and Test, pp. 1–4, Apr. 2007.

[5] M. R. Guthaus, J. S. Ringenberg, D. Ernst, T. M. Austin, T. Mudge, and R. B. Brown, “MiBench: a free, commercially representative embedded benchmark suite,” IEEE Int’l Workshop on Workload Characterization, pp. 3–14, Dec. 2001.