高效率多寫埠之查表式演算法記憶體設計

Efficient Write Scheme for Table-based Algorithmic Multi-ported Memory

陳柏亞(Bo-Ya Chen)

指導教授 ： 賴伯承

國立交通大學/電機學院/電子工程系所/碩士(2019年)

摘要

無資料

關鍵字

多埠記憶體 ； 演算法記憶體 ； 高效能

並列摘要

無資料

並列關鍵字

Algorithmic memory ； multi-ported memory ； performance

參考文獻

[1]

S. Navid Shahrouzi and Darshika G. Perera. “An efficient embedded multi-ported memory architecture for next-generation FPGAs.” 2017 IEEE 28th International Conference on Application-specific Systems, Architectures and Processors.

[2]

DesignCon 2012 : “Algorithmic Memory Brings an Order of Magnitude Performance Increase to Next Generation SoC Memories “by Sundar Iyer, Co-Founder & CTO Memoir Systems

[3]