本論文設計一個以TSMC 2P4M 0.35微米CMOS製程技術來實現10位元、10K取樣頻率的連續漸近式類比數位轉換器，主要電路區塊包含比較器(comparator)、取樣保持電路(sample and hold)、類比數位轉換器(DAC)以及數位控制電路(digital control circuit)。下線回來後利用CIC所提供類比量測系統量測，當輸入100Hz之訊號，取樣頻率為10K時，可解出7.61位元。整個類比數位轉換器面積為462×842um2，在供應電壓為3伏特時消耗電流為240uA。
　　本論文所設計的連續漸近式類比數位轉換器，主要目的是希望與之前所CMOS MESMS類比輸出加速度計晶片整合，使輸出訊號由類比轉為數位輸出，再以IIC介面整合，使整體晶片功能完善。

This work presents a 10Ks/s 10-bit successive approximation analog-to-digital converter which is realized in a 0.35um CMOS process. The design combines an input offset storage latch-comparator, a sample and hold, a resistor-capacitor array DAC, and SAR digital logic while consuming less than 720uW with a 3.0V power supply. The experimental results show that the effective number of 7.61 bits with 10Ks/s and 100Hz signal frequency.
Main purpose of the whole circuit is integrating into CMOS MESMS accelerometer and IIC interface circuit.

第一章 簡介 1
1.1 研究動機 1
1.2 論文架構 7

第二章 原理與架構 8
2.1 連續漸近式類比數位轉換器基本概念 8
2.2 連續漸近式類比數位轉換器系統架構 9
2.3 數位類比轉換器 10
2.3.1 電阻式數位類比轉換器(R-2R Ladders) 10
2.3.2 電容式數位類比轉換器(Charge - Redistribution) 11
2.3.3 電阻電容轉換器(Resistor-Capacitor Hybrid Converter) 12
2.3.4 電流式轉換器(Current-Mode Converter) 13

第三章 電路設計 14
3.1 系統操作方式 14
3.2 區塊電路設計 21
3.2.1 比較器 21
3.2.2 取樣保持電路 23
3.2.3 數位控制電路 25
3.2.4 周邊電路 25

第四章 佈局與模擬 28
4.1 比較器 28
4.2 取樣保持電路 35
4.3 類比數位轉換器（ＤＡＣ） 38
4.4 震盪器與內部時序控制電路 40
4.5 數位控制電路 44
4.6 整體系統 45

第五章 量測結果 48
5.1 AC量測 48
5.1.1 AC量測環境 48
5.1.2 AC量測結果 50
5.2 DC量測 57
5.2.1 DC量測環境 58
5.2.2 DC量測結果 59
5.3 晶片量測規格整理 60
5.4 結果討論 60

第六章 結論與未來展望 61
6.1 結論 61
6.2 未來展望 61

[1] 電子工程專輯
http://www.eettaiwan.com/ART_8800545043_480502_NT_5c266865.HTM

[2] MEMSIC +/-2g Dual Axis Accelerometer with I2C Interface 加速度計產品
”MXC6202G/H/M/N”
http://www.memsic.com/products/MXC6202.htm

[3] David Johns, Ken Martin. University of Toronto.
“Analog integrated circuit design”
John Wiley & Sons, Inc, 1997.

[4] S. Mortezapour, E.K.F. Lee,
“A 1-V, 8-bit successive approximation ADC in standard CMOS process”
IEEE Journal of Solid-State Circuits, vol.35, Issue.4, pp.642-646, April 2000.

[5] J.L. McCreary, P.R. Gray,
“All-MOS charge redistribution analog-to-digital conversion techniques.I”
IEEE Journal of Solid-State Circuits, vol.10, Issue.6, pp.371-397, Dec 1975.

[6] B. Fotouhi, D.A. Hodges,
“High-resolution A/D conversion in MOS/LSI”
IEEE Journal of Solid-State Circuits, vol.14, Issue.6. pp.920-926, Dec 1979.

[7] T.B. Cho, P.R. Gray,
“A 10 b, 20 Msample/s, 35 mW pipeline A/D converter”
IEEE Journal of Solid-State Circuits, vol.30, Issue.3. pp.166-172, March 1995.

[8] Behzad Razavi.
“Design of analog CMOS integrated circuit”
The McGraw-Hill Companies, Inc, 2001.

[9] 交通大學吳介琮老師上課講義

[10] 國家晶片系統設計中心類比量測系統介紹