功率MOS元件ESD保護電路設計

ESD Protection Circuit Designs in Power MOSFET ICs

陳勝利(Shen-Li Chen) ； 朱季齡(Chi-Ling Chu)

《大葉學報》 9卷2期 (2000/12) Pp. 99-108

https://doi.org/10.7119/JDYU.200012.0099

摘要

論文中將提出針對汲極延伸金氧半場效電晶體（DEMOSFET）所設計之靜電保護電路，為採用CMOS製程之矽控閘流體（SCR）來保護DEMOSFET之汲－源極，靠靜電放電事件中之高電壓，使p-n-p-n接面產生崩潰而發生栓鎖（latch up，形成一極低阻抗之電流消散路徑；更理想為改良原矽控閘流體（SCR），增加一複晶矽閘極（poly gate）與一高通RC濾波電路，在ESD事件中，提供閘極偏壓，使SCR降低崩潰觸發電壓，提升SCR之ESD保護效能並增進其工作穩定性。經由ESD測試結果顯示SCR 元件保護效果成績斐然，元件寬度W=100um之SCR能輕易承受超過8KV的正向ESD破壞，而負向ESD破壞亦高達5KV。

關鍵字

靜電放電 ； 汲極延伸場效電晶體 ； 矽控閘流體

並列摘要

An efficient ESD protection circuit in lateral DEMOS (LDMOS) power transistor are presented in this paper. One type of test sample fabricated by our design has an SCR structure, which has the lowest resistance when it is triggered by high voltage from an ESD event. An SCR circuit is the most efficient of all protection devices in terms of ESD performance per unit area. Also, an SCR with a polygate structure, which will have a small trigger voltage in an ESD event, obtain ing a very good ESD protection behaviour.

並列關鍵字

ESD ； DEMOSFET ； SCR