應用堆疊式介電層及氮化電荷儲存層改善SONOS 非揮發性記憶體電特性之研究

Investigation of enhancements on SONOS-type NVM with stacked gate dielectric and nitridation of trapping layers.

吳泰育(Tai-Yu Wu)

指導教授 ： 張廖貴術

國立清華大學/原子科學院/工程與系統科學系/碩士(2007年)

https://doi.org/10.6843/NTHU.2007.00385

摘要

摘要
浮動閘極結構的穿隧氧化層厚度約8nm，而SONOS結構的穿隧氧化層大都在3nm以下，所以如何在穿隧氧化層這麼薄的情況下，仍使元件保証有十年以上的電荷保存力(data retention)是SONOS結構面臨的問題之一，在操作速度方面也是SONOS結構需改善的課題。
本論文的研究重點主要包含兩個方向：
（一）、利用能帶工程理論，設計堆疊式的穿隧氧化層及電荷儲存層。藉由High-K材料與矽基板有較小能隙差的特性，使快閃記憶體元件有較佳的寫入/抹除特性，卻不損及元件的電荷保存力。
（二）、應用電漿沉浸離子佈植(PIII)方式氮化High-K電荷儲存層及穿隧氧化層。藉由PIII有對離子分佈深度控制較佳和離子濃度調整精確等優點，可以精準地氮化電荷儲存層及穿隧氧化層，來提升SONOS-type元件的電荷保存力，解決快閃記憶體將元件之電荷儲存層換成High-k材料後所遇到的問題。

關鍵字

SONOS-type MVM

並列摘要

無資料

並列關鍵字

SONOS-type MVM

參考文獻

[1] Marvin H. White, et al., ”On the go with SONOS”， IEEE CIRCUIT & DEVICE, JULY 2000, p22.

[2] Marvin H. White, et al., “A low voltage SONOS nonvolatile semiconductor memory technology”, IEEE Transactions on Components, Packaging, and Manufacturing Technology, Vol.20, No.2, JUNE 1997, p190.

[3] Jiankang Bu, et al., “Retention reliability enhanced SONOS NVSM with scaled programming voltage”, IEEE Aerospace Conference paper, Vol.5, P5-2383 5-2390,2001

[4] K. Tamer San, et al., “Effects of erase source bias on Flash EPROM device reliability”, IEEE Transactions on Electron Devices , Vol.42, No.1, JANUARY 1995, p150.

[5] T. Sugizaki, et al., “Novel multi-bit SONOS type flash memory using a high-k charge trapping layer”, IEEE Symposium on VLSI Technology Digest of Technical Paper, 2003, p27.