透過您的圖書館登入
IP:3.137.161.222
  • 學位論文

應用氮化閘鉿鋁氧化介電層及矽鍺通道以提升金氧半元件電特性之研究

Enhanced electrical characteristics of MOS devices by nitrided HfAlO gate dielectric and SiGe channel

指導教授 : 張廖貴術

摘要


為了持續改善元件的性能,金氧半元件之閘極氧化層 (SiO2) 的厚度必須繼續縮小,然而極薄的閘極氧化層SiO2常伴隨著高的閘極漏電流,對於IC應用而言是一個很嚴重的問題。在金氧半元件中為了減少閘極漏電流,High-k材料已被廣泛使用來取代二氧化矽作為金氧半元件的閘極介電層,因為它可維持相同的EOT下成長較大物理厚度的氧化層進而減少閘極漏電流。 本論文首先研究MOCVD成長之介電層HfO2,利用化學氧化層介面處理改善MOCVD之介電層HfO2,在成長High-k之前以化學氧化層介面處理後,成功的使EOT特性上獲得明顯的微縮。在介面特性、可靠度方面,顯示樣品經化學氧化層介面處理後,對於元件操作的穩定性上都有顯著的提升。此外,為了改善HfO2熱穩定性的問題,我們進一步在介電層中摻入鋁使介電層成為HfAlO。由物性分析XRD可知,HfAlO明顯提升了熱穩定性,電特性上也進一步得到改善。 為了進一步得到提升元件可靠度,在第二部分,我們使用MOCVD成長之HfAlO為介電層, 以電漿浸潤式離子佈植(PIII)的方式,從閘極上方摻雜N至介電層中。結果顯示,氮化後介電層能夠抑制外來雜質的侵入,擁有較佳的元件操作特性,而佈植的條件以2.5KeV、10分鐘最為最佳。 為了提升載子遷移率,改善元件的操作速度,在第三部分,針對金氧半電容在不同矽鍺比例之載子通道及不同Si覆蓋層厚度做探討,發現鍺含量於20.84%為較恰當的組成比,因為其EOT和漏電流沒有因為基板的應力釋放,產生過多的劣化,元件在可靠度Stress CV及SILC亦有相當的穩定度;而在不同Si覆蓋層厚度部分,發現當厚度小於2 nm時,將造成元件電特性的劣化及不穩定性,因此覆蓋層厚度以不小於2 nm為原則。

並列摘要


無資料

並列關鍵字

High-k HfAlO SiGe MOCVD MOS

參考文獻


[33] 莊惠淇, “利用閘堆疊式介電層及界面工程加強金氧半元件電性之研究,國立清華大學工程與系統科學系,2007
[27] 方銘顗,“利用不同界面處理以改善HfTaN 閘電極金氧半電晶體之電特性”,國立清華大學工程與系統科學系,2006
[28] 高憲言, “閘極介電層HfON摻雜金屬(Ti/Ta/Al)及界面層金氧半元件之電性改善”,國立清華大學工程與系統科學系,2006
[1] International Technology Roadmap for Semiconductor, 2007 edition.
[6] Tung Ming Pan, et al., Appl. Phys. Lett. vol. 78 p. 1439.

被引用紀錄


杜立偉(2009)。應用電漿佈植氮化及矽覆蓋層以提升具有矽化鍺或鍺通道之金氧半元件電特性研究〔碩士論文,國立清華大學〕。華藝線上圖書館。https://doi.org/10.6843/NTHU.2009.00758
連健宏(2009)。不同合金比例及堆疊高介電層之金氧半電晶體之電特性研究〔碩士論文,國立清華大學〕。華藝線上圖書館。https://doi.org/10.6843/NTHU.2009.00003

延伸閱讀