透過您的圖書館登入
IP:3.133.149.168
  • 學位論文

利用調變氮氧化鉿之氮濃度以強化電荷陷阱式快閃記憶體操作特性

Enhanced Operation Characteristics of CT Flash Memory by Modified Nitrogen Contents in HfON Trapping Layer

指導教授 : 張廖貴術
若您是本文的作者,可授權文章由華藝線上圖書館中協助推廣。

摘要


使用氮化矽做電荷儲存層之電荷陷阱式快閃記憶體,由於許多問題(如低介電係數及較大的band offset)而無法滿足元件微縮發展的趨勢,因此利用高介電係數材料取代氮化矽結構作為電荷儲存層之電荷陷阱式快閃記憶體元件是未來發展的趨勢。然而傳統以二氧化鉿作為儲存層的TAHOS元件結構,亦存在許多問題(如電荷陷阱較淺及較大的valence band offset)而無法滿足元件特性上的要求,因此便引進了堆疊式電荷儲存層結構以提升元件操作效能,但此時面臨到的是需要使用較大操作電壓以及耐力特性不佳的種種問題。 本實驗使用核研所浸潤式離子佈植機,以不同的氮摻雜時間及能量,氮化元件的高介電係數材料。研究主要是利用氮化後材料具有不同的特性,配合堆疊的結構,藉著電荷陷阱密度的多寡、能階大小的改變、K值影響分壓的不同、陷阱能階等種種特性,達成各項操作特性的提升。本論文研究的方向主要分為下列三步驟: 1.探討使用單層高介電材料作電荷儲存層,將其氮化後應用在電荷陷阱式快閃記憶體,討論其對元件特性研究。 2. 將氮化濃度拉高,並藉TAHNOS結構之電荷陷阱式記憶體,釐清氮化濃度、深度對元件各種操作特性的影響。由前項討論可發現氮化時間越長,越能提升元件特性,而除了將氮化時間拉至極限外,找出此條件下最佳氮化之濃度、深度是本項實驗所要做的。 3. 將前項結果應用於高介電係數、不同種類之堆疊式電荷儲存層記憶體元件,找出適合使用PIII最佳氮化濃度、時間之最佳堆疊式電荷儲存層結構。並且對其特性做討論。 由實驗結果可發現,引進PIII氮化技術應用於適當的堆疊式電荷儲存層,將有效提升各種操作特性,並且成功達成小電壓操作的目標。

並列摘要


無資料

並列關鍵字

HfON Trapping Layer PIII Nitrogen treatment Flash memory

參考文獻


[1] Harry Pon , et al. , “Technology Scaling Impact on NOR and NAND Flash Memories and Their Applications” , International Conference on Solid-State and Integrated Circuit Technology , Oct. 2006 , page(s):697-700
[2] Min She, “semiconductor Flash Memory Scaling” , University of California, Berkeley , Doctor of Philosophy , 2003
[3] A. Paul, Ch. Sridhar, et al, “Comprehensive Simulation of Program, Erase and
[4]Y. N. Tan, et al. , ” Over-erase phenomenon in SONOS-type flash memory and its minimization using a hafnium oxide charge storage layer” IEEE Transactions on Electron Device Device,Vol.51 , No.7, 2004, page(s): 1143- 1147
[5]J. V. Houdt, et al. , ”High-k materials for nonvolatile memory applications”, International Reliability Physics Symposium , April 17-21,2005 , page(s):234-239

延伸閱讀