A High Accuracy Low Complexity Singular Value Decomposition Processor for MIMO Communications

適用於多重輸入輸出通訊系統之高精確度低複雜度奇異值分解處理器設計

黃莞爾(Wan-Eih Huang)

指導教授 ： 馬席彬

國立清華大學/電機資訊學院/電機工程學系/碩士(2010年)

摘要

近年來，使用MIMO(Multi-input multi-output, 多重輸入與多重輸出)技術在無線通訊系統上越來越重要，因為MIMO能增加資料傳送的速率或是資料的可靠度。其中一種MIMO技術就是利用前置編碼來調整傳送端傳送的訊號，以增加資料的可靠度。而目前最被廣泛使用的前置編碼技術就是利用SVD(Singular Value Decomposition, 奇異值分解)產生前置編碼矩陣。將MIMO通道對角化至平行的特徵子通道，以降低不同的天線資料串流造成的互相干擾，同時也可以利用water-filling達到最大的通道容量。但是計算通道矩陣的SVD需要花費大量的運算量，增加系統的複雜度。工程師必須在硬體大小、速度與精確度之間做最佳化的考量。

本論文中提出一個全新的快速、高精確度與低複雜度的SVD演算法以及硬體設計，利用矩陣分割對雙子矩陣做平行運算，再以行列交換形成箭頭矩陣，接著利用Givens rotation對矩陣做處理，每次求出一個奇異值就縮小一個維度，依序求出所有的奇異值。矩陣的平行運算以及每次縮小一個維度的處理可以增加運算的速度，利用類Jacobi演算法的方式可以確保精確度，而Givens rotation電路更可以使用CORDIC(Coordinate Rotation Digital Computer)電路以及結合Approximate Rotation演算法來縮小面積，達到快速、高精確度與低複雜度的設計，以8x8矩陣為例，和傳統的two-sided Jacobi方法比較，可以節省高達53.35 % 運算量。

提出的SVD處理器在Xilinx Virtex-4 XC4VLX160 FPGA上得到驗證，操作頻率可以達到200 MHz。在TSMC 0.18 μm製程下實做，整體估計面積約為577 k，功率消耗為178.19 mW，操作頻率可達到190 MHz。

關鍵字

奇異值分解 ； 多重輸入輸出

並列摘要

無資料

並列關鍵字

SVD ； MIMO

參考文獻

[4] Richard L. Burden and J. Douglas Faires, Numerical Analysis, 8th ed. Florence, KY:

[2] G. H. Golub and C. Reinsch, ”Singular value decomposition and least squares solutions,”

[3] V. Hari and K. Veselic, ”On Jacobi methods for singular value decompositions,” SIAM

Cengage Learning, 2005.

[5] R. P. Brent, F. T. Luk, and C. Van Loan, ”Computation of the singular value decomposition