極低等效氧化層厚度鍺金氧半元件之閘極介電層堆疊工程研究

Ultralow EOT Ge MOS Devices by Engineering Gate Dielectric Stack

易仕翰(Shih-Han Yi)

指導教授 ： 張廖貴術

國立清華大學/原子科學院/工程與系統科學系/碩士(2013年)

摘要

Ge MOS元件發展至今以屆十年之久，但是閘極漏電流過大以及等效氧化層厚度無法成功微縮的問題仍無法有效解決，而本論文在極低等效氧化層厚度的情況下，閘極介電層結構以及材料的改變用以抑制閘極漏電流去做探討。
實驗的第一部分，主要是引用兩層閘極介電層的結構的Ge MOS，調變其中不同厚度比例，但總閘極介電層厚度是固定的情況下，第一層為介電系數較高的HfON，第二層為Band gap較高但介電系數較小的HfAlO，目的用於抑制閘極漏電流，然後對於元件的電性影響做討論。在這部分的實驗可以發現，當HfAlO的厚度為5Å，EOT來到了4.3Å，閘極漏電流約為10-1 (A/cm2)，並且在其他可靠度的電性量測上(Stress induced leakage current與Stress induced flat-band shiht)也都擁有優秀的表現，而且在有參雜Al進入閘極介電層厚，每個元件漏電累積分佈也變的較好。
實驗的第二部分，去探討了不同溫度300℃、350℃和400℃退火對於Ge MOS電性的影響，閘極介電層材料使用了HfON。由於Ge MOS在高溫製程下基板的Ge 很容易向上擴散至閘極介電層，或者介面氧化層GeO2很容易與閘極介電層混合或者High-K化，這會延使得元件的閘極漏電流劇烈的上升，所以Ge 元件在製程過程中的溫度都要很小心的設計。由實驗結果可以明顯的看出，當退火溫度為300℃時，介面氧化層High-K化的程度最小，而且從C-V量測上可以得到，每增高50℃的退火溫度，Ge MOS元件的EOT都會減少0.1~0.2Å，這是由於介面氧化層已經High-K化，而閘極漏電流卻劇烈的增加了快1個order，因此，較低溫的退火溫度對於Ge MOS元件來說是必要的。 

實驗的第三部分，引入了新的閘極介電層材料ZrO2與第一部份的HfON相比較，因為ZrO2有較HfON高的K值和band gap，在抑制閘極漏電流以及微縮EOT方面都有很大的幫助。在相同厚度的閘極介電層下ZrO2=30Å與HfON=30Å，ZrO2的閘極漏電流與HfON大約同在同一個級數約100~10-1 (A/cm2)，但是EOT卻劇烈的下降了2Å，很顯然的ZrO2的大band gap與高k值物理特性應用在Ge MOS上有很大的幫助。

關鍵字

鍺基板 ； 鍺金氧半

參考文獻

[10] 杜立偉，國立清華大學工程與系統科學系，2009

[1] Dieter K. Schroder, third edition, 2006.

[5] H. S. Momose, et al., IEEE Trans. Electron Devices, vol. 43, p. 123, 1996

[8] W. P. Bai, et al., IEEE Electron Device Letters, Vol. 26, p.378, 2005

[12] H.-S. P. Wong, IBM J. Res. &Dev, Vol. 46, p. 133, 2002