堆疊式球柵陣列構裝體之脫層研究 – 材料與幾何參數設計

A Delamination Study of Stacked BGA Packages – Design of Material and Geometric Parameters

陳偉誠

指導教授 ： 桑慧敏

國立清華大學/工學院/工業工程與工程管理學系/碩士(2014年)

摘要

積體電路(Integrated Circuit, IC)封裝產業中堆疊式球柵陣列(Stacked BGA)構裝體具有面積小及記憶體容量大等優點，但其脫層機率也比傳統構裝體高。有鑑於此，本研究探討構裝體之脫層及熱應力與相關材料及幾何間的關係。本研究利用有限元素分析軟體(ANSYS)模擬構裝體熱應力分布，再透過實驗設計建構熱應力與相關材料及幾何之迴歸模式，並進一步探討因子組合之交互作用。本論文研究成果包括:
(1)依據本研究所模擬之構裝體熱應力分布與實際構裝體脫層檢測圖，可確認構裝體之脫層皆發生於晶片角落與兩晶片交疊夾角處等熱應力大(範圍為231.16 牛頓以
上)之位置。
(2)所有因子中塑模膠料熱膨脹係數是影響構裝體熱應力最重要之因子。
(3)因子間具交互作用。當塑模膠料熱膨脹係數變小，塑模膠料楊氏模數之選用也由
楊氏模數小改為楊氏模數大的塑模膠料。當晶片面積變小，塑模膠料厚度也由選用薄的塑模膠料改為厚的塑模膠料。當晶片面積變小，晶片楊氏模數之選用也由
楊氏模數小改為楊氏模數大的晶片。

關鍵字

積體電路封裝 ； 脫層 ； 堆疊式球柵陣列構裝體 ； 有限元素法 ； 實驗設計

參考文獻

[1] C. P. Yeh(1996), “Parametric Finite Element Analysis of Flip Chip Reliability,” The International Journal of Microcircuits and Electronic Packaging, vol. 19, pp. 120-127.

[3] J. H. Lau(1990), “Thermal Stress Analysis of Plastic Leaded Chip Carriers,” Intersociety Conference on Thermal Phenomena, pp. 57-66.

[4] J. H. Okura, K. Darbha, S. Shetty, A. Dasgupta(1999), “Guidelines to Select Underfills for Flip Chip on Board Assemblies,” IEEE, Electronic Components and Technology Conference, pp. 589-594.

[5] K. N. Chiang, Z. N. Liu, J. D. Lin and Y. T. Lin(2000),“A New Approach for No-Underfill Flip Chip Package Design,” Power Mechanical Engineering, National Tsing Hua University.

[6] L. L. Mercado and V. Sarihan(1999),“Predictive Design of Flip-Chip PBGA for High Reliability and Low Cost,” Electronic Components and Technology Conference, pp. 342-348.