具電場增強式奈米線結構之複晶矽薄膜 電晶體非揮發性記憶體之研究

Study on the Poly-Si TFT Nonvolatile Memory with a Field-Enhanced-Nanowire Structure

陳聖凱(Sheng-Kai Chen)

指導教授 ： 鄭晃忠

國立交通大學/電機學院/電子工程系所/碩士(2009年)

https://doi.org/10.6842/NCTU.2009.00950

摘要

本綸文中，我們利用一種簡單且低成本的方式製作出具電場增強式奈米線結構之複晶矽薄膜電晶體的SONOS非揮發性記憶體(FEN POST SONOS)。在製作過程中我們利用間隙壁技術(Spacer Technique)來製作奈米通道而不需要用先進的微影技術。由於電場增強式的奈米線結構能有效的提升穿隧氧化層的電場同時降低阻擋氧化層 (blocking oxide) 電場，因此能有效的提高寫入、抹除速率。在第三章中，我們提出了另一種以真空取代穿隧氧化層的FEN POST SONVAS非揮發性記憶體結構去更進一步提升前面所提出的FEN POST SONOS非揮發性記憶體的耐久性。此外，由於真空的低介電係數特性能更有效的提升穿隧層(tunneling layer)的電場，我們提出的FEN POST SONVAS非揮發性記憶體也表現出比先前所提的FEN POST SONOS非揮發性記憶體擁有更好的寫入與抹除效率。

關鍵字

非揮發性記憶體 ； 電場增強 ； 奈米線

並列摘要

無資料

並列關鍵字

SONOS ； field enhanced ； nanowire

參考文獻

[31] C. S. Tan, W. T. Sun, S. H. Lu, C. H. Kuo, I. T. Chang, S. H. Yeh, C. C. Chen, L. Liu, Y. C. Lin, and C. S. Yang, “A simple architecture for fully integrated poly-Si TFT-LCD,” in Proc. SID, pp. 336–339, 2005.

[37] C. S. Tan, W. T. Sun, S. H. Lu, C. H. Kuo, I. T. Chang, S. H. Yeh, C. C. Chen, L. Liu, Y. C. Lin, and C. S. Yang, “A simple architecture for fully integrated poly-Si TFT-LCD,” in Proc. SID, pp. 336–339, 2005.

[16] T. Sugizaki, M. Kobayashi, M. Ishidao, H. Minakata, M. Yamaguchi, Y. Tamura, Y. Sugiyama, T. Nakanishi, and H. Tanaka, “Novel multi-bit SONOS type flash memory using a high-k charge trapping layer,” in VLSI Symp. Tech. Dig., pp. 27–28, 2003.

[1] A. A. Orouji and M. J. Kumar, “Leakage current reduction techniques in poly-Si TFTs for active matrix liquid crystal displays: a comprehensive study,” IEEE Trans. Device and Material reliability, vol. 6, no. 2, pp. 315-325, 2006.

[2] M. Stewart, R. S. Howell, L. Pires, and M. K. Hatalis, “Polysilicon TFT technology for active matrix OLED displays,” IEEE Trans. Electron Devices, vol. 48, pp. 845-851, 2001.