類神經網路應用於邏輯IC的測試與分析

A neuro network based algorithm used to test the function fail of Logic ICs

蘇煜翔(Yu Hsiang Shu)

指導教授 ： 劉宗平 ； 王仲淳

元智大學/電機通訊學院/電機工程學系/碩士(2007年)

摘要

在此研究中，設計類神經網路，來進行邏輯IC的測試與分析。先用測試機台分析邏輯IC的電路特性與電性資料，並利用已知的部份測試資料，去建立各個邏輯IC所屬的類神經網路。
利用LVQ(learning vector quantization)網路及Hopfield網路設計所需的類神經網路，它可用以模擬測試過的邏輯IC，並估測元計未經測試時的電性資料。然後，將估測的結果實際應用到邏輯IC的故障分析上。如此，可以將測試機台的使用時間降低，並且使得邏輯IC的故障分析可以更有效地執行。

關鍵字

類神經；邏輯；IC

並列摘要

In this research, designing neural network to carry on the test and analysis of logic IC. This neuro network analyses the circuit characteristic of logic IC and electricity materials with the test machine platform first, and system utilize the known part to test the materials to set up each logic IC affiliated kind of neural networks.
This research utilize LVQ (learning vector quantization ) network and Hopfield network to design neural networks, and neural networks can made a mock test for logic IC.System can estimate and examine the electricity materials to Logic IC. Then, this neuro network applies estimating the result examined to the accident analysis of logic IC. It can reduce the service time of the test machine platform, and make the accident analysis of logic IC can be carried out more effectively.

並列關鍵字

neuro ； logic ； IC

參考文獻

〔16〕 徐維聰，"應用小波轉換與類神經網路進行電力系統故障種類之判別"，私立中原大學，碩士論文，民國92年。

〔15〕 洪惠全，"互補式金氧半導體積體電路故障分析技術比較"，國立成功大學，碩士論文，民國95年。

〔3〕 Li, J., A. N. Michel, and W. Porod, "Analysis and synthesis of a class of neural

networks: linear systems operating on a closed hypercube," IEEE Transactions

〔27〕 T.W. Williams R.Kapur M.R. Mercer R.H. Dennard W.Maly, "Iddq Testing for High Performance CMOS-Tha Next Ten Years",1066-1409/96, 1996 IEEE,PP:578~583,1996.