透過您的圖書館登入
IP:100.26.1.130
  • 學位論文

低電壓高速內嵌式靜態隨機存取記憶體

Low Voltage and High Speed Embedded SRAM Design

指導教授 : 張孟凡
若您是本文的作者,可授權文章由華藝線上圖書館中協助推廣。

摘要


現今的系統單晶片中,靜態隨機存取記憶體往往占據最大的面積,也因此靜態隨機存取記憶體往往是系統單晶片降低功率消耗的瓶頸。有鑑於此,若能夠使靜態隨機存取記憶體操作在低供應電壓下,其功率消耗便能有效的降低。但由於傳統的六電晶體式之靜態隨機存取記憶單元,受限於本身的架構,在低電壓下往往容易發生讀取以及寫入上的錯誤,以致於傳統的靜態隨機存取記憶體的在供應電壓降低時很容易出現錯誤位元,而此種情況先進製程更甚。而在低電壓操作之下,由於電晶體自身的驅動能力減弱,因此在低電壓下靜態隨機存取記憶體往往達不到高操作速度。 有鑑於此,本篇論文中,吾等提出一新型態之十個電晶體架構之記憶單元,該單元是由利用與寫入資料相關的差動操作電壓的特性,並由字元線供給記憶單元操作電壓的架構,大幅幫助寫入的成功率以及速度[57, 75]。除此之外,一個由二個電晶體構成的獨立讀取路徑,可使得記憶單元在讀取時能夠達到無讀取干擾的同時也能夠在速度上有顯著的提升。我們除了以此新型態的靜態隨機存取記憶體為記憶單元之外,也使用了一些架構上的設計技巧,如分割字組線以及複製字元線等,使得記憶體電路得以在低電壓之下操作具有更佳的穩定性。在整個靜態隨機存取記憶體電路設計中,我們也使用了一些針對低電壓操作速度的提升方式,像是減少傳輸閘的使用數量、對列解碼路徑上關鍵的P型電晶體,施以基底順向偏壓提升其驅動能力,以及一高速的感測電路,可使讀取資料零的效能被進一步的提升[91]。 最後我們已提出的十電晶體記憶單元搭配前述的技巧,以九十奈米互補式金氧半製程技術,建構出一個由一十六千字元(16Kb)組成的靜態隨機存取記憶體電路。量測結果顯示以此種十電晶體之靜態隨機存取記憶體為記憶單元的電路,在供應電壓為四百五十毫伏下,操作頻率可達三百百萬赫茲。且整個電路可達到的最低 操作電壓為二百二十毫伏。

並列摘要


無資料

並列關鍵字

low voltage high speed SRAM

參考文獻


[91] M.-F. Chang, S.-M. Yang, C.-W. Liang, C.-C. Chiang, P.-F. Chiu, K.-F. Lin, Y.-H. Chu, W.-C. Wu, and H. Yamauchi, "A 0.29V Embedded NAND-ROM in 90nm CMOS for Ultra-Low-Voltage Applications," ISSCC Dig. Tech. Papers, pp.
[78] H. Nambu, K. Kanetani, K. Yamasaki, K. Higeta, M. Usami, Y. Fujimura, K. Ando, T. Kusunoki, K. Yamaguchi, and N. Homma, "A 1.8-ns access, 550-MHz, 4.5-Mb CMOS SRAM," IEEE J. Solid-State Circuits, vol. 33, no. 11, pp. 1208-1219, Nov. 1998.
[32] S. Ohbayashi, M. Yabuuchi, K. Nii, Y. Tsukamoto, S. Imaoka, Y. Oda, T. Yoshihara, M. Igarashi, M. Takeuchi, H. Kawashima, Y. Yamaguchi, K. Tsukamoto, M. Inuishi, H. Makino, K. Ishibashi, and H. Shinohara, "A 65-nm SoC Embedded 6T-SRAM Designed for Manufacturability With Read and Write Operation Stabilizing Circuits," IEEE J. Solid-State Circuits, vol. 42, no. 4, pp.820-829, Apr. 2007.
[6] N. Weste and D. Harris., CMOS VLSI Design : A Circuits and Systems Perspective 3rd ed. Boston: Pearson/Addison-Wesley, 2005.
SRAM With Improved Immunity Against Process and Temperature Variations,"IEEE J. Solid-State Circuits, vol. 43, no. 1, pp. 180-191, Jan. 2008.

延伸閱讀