• 學位論文

藉由石墨烯的光閘效應放大平面式P-I-N矽光偵測器的性能

二維奈米級材料：石墨烯，因其高載子遷移率的特性，一直以來都是電子與光電元件的研究焦點。但因其零能隙的特性，應用在光偵測器這類的光電元件上並不能主動地達到理想的光響應度。於是發展出了使用其他具有能隙得以被光激發的半導體材料與其搭配的混合結構，使其在照光條件下能由其他材料生成的光載子在空間上感應生成石墨烯中的過量載子，達到導電度的變化，稱之為「光閘效應」。如預期地，因石墨烯的高遷移率得以在相同的照光條件下有著超越一般半導體材料的高性能表現。 以往人們對於二維材料的光閘效應研究都聚焦於二維材料本身，卻都忽略了對於主動激發光載子的半導體材料的影響。同時，我們在過去為了降低光偵測器的暗電流以達到較高的檢測度，也發展出平面式的二極體結構來避免垂直式元件居高不下的暗電流。於是在本篇論文我們將這兩種想法組合在一起，在製程的方便性上，將石墨烯鋪放於平面式P-I-N矽基二極體上，形成石墨烯與矽之間隔絕著一層薄氧化層的GOS (Graphene/ Oxide/ Semiconductor)結構，並將元件採用雙通道結構分析，比較鋪放石墨烯前後同一元件的性能差異。經量測發現，在532~ 808 nm的波段，矽二極體通道的響應度放大了60~ 80倍，在較長波長的1064 nm更放大了900倍，並且響應度峰值更高達1.93 A/ W，這超越了一般以矽為材料的光電二極體的響應度(0.6~ 0.7 A/ W)。這說明了即使不利用高載子遷移率的石墨烯作為通道材料，光閘效應亦對矽材料的通道造成放大的效果。這給了半導體光偵測器的研究方向另一種發展可能。 我們也試著發展一種深埋層接面閘極的結構。利用離子佈植在N-type Si深處摻雜一層P-type 的深埋層，並將樣品蝕刻至深埋層深度後製作接面閘極，從元件下方控制平面式二極體的通道，提高光偵測器的響應度。

• 學位論文

具週期性表面起伏結構之有機發光二極體元件

本篇論文首先簡介有機發光二極體（Organic light emitting diode, OLED）的歷史與原理，並且介紹光場立體顯示技術的幾種常見作法與優缺點，接著提出一個奠基於有機發光二極體之上的光場顯示架構，其中包含兩大部分，分別為高指向性光源與光線偏折結構。本研究主要聚焦在第一部分高指向性光源，介紹以週期性結構實現高指向性有機發光二極體元件的原理，即設計OLED結構將能量集中於某一高波向量（k）值模態，接著以週期性結構的基板來將高波向量（high-k）模態轉換到低波向量（low-k）模態，並透過初步模擬驗證其可行性。接下來以三種不同方法實作週期性結構基板，包含加熱融化奈米小球、在圖案化藍寶石基板上沉積SiO2以及在圖案化藍寶石基板上旋轉塗佈透明光阻，以光學顯微鏡、掃描式電子顯微鏡與原子力顯微鏡觀察結果，並比較它們各自的優缺點。接著以時域有限差分法（Finite-difference time-domain, FDTD）模擬探討在圖案化藍寶石基板與ITO電極之間插入SiO2層的厚度與電子傳輸層（Electron-transport layer, ETL）厚度對指向性的影響，並且實作完整的OLED元件，透過量測其發光場型與變角度頻譜，並與平面元件做比較，成功得到場型更為集中的元件，初步驗證了週期性結構的基板能夠將高波向量模態轉換到低波向量模態，但其仍與模擬結果以及能實際應用於光場顯示的要求有些差距，因此也探討了造成這些差距的可能原因。最後對於未來能夠進一步改進和發展的方向提出討論。

• 學位論文

ARM處理器上晶格密碼學中的數論轉換多項式乘法

隨著量子電腦的發展，傳統的密碼系統的安全性逐漸受到威脅，因此後量子密碼系統的重要性也相應提升。對於密碼系統來說，速度的快慢影響系統的安全性。更快的速度代表能在相同時間內使用更大的金鑰來進行加解密，所以如何有效實作一個密碼系統就顯得相當重要。而對於晶格密碼系統來說，多項式乘法的實作的重要性佔據了相當重要的地位。本篇論文將以NTRU Prime密碼系統在ARM Cortex-M4處理器上的實作為主軸，來探討多項式乘法在各種條件需求下的有效率的作法。

• 學位論文

採用對稱性迴路之閘式壓控震盪器突發式時脈資料回復電路

本論文為一個採用對稱性迴路之閘式壓控震盪器突發式時脈資料回復電路。在現今高速骨幹網路中，如SONET/OTN、10GbE、100GbE、LANS和PON，在寬頻網路中扮演重要的角色。為了實現這種系統，必須提供高速低功率的通訊積體電路。對於高速接入網路中使用的資料時脈回復電路，必須提供快速時脈回復與瞬時鎖相，並且維持較低的抖動產生。 本篇的突發式資料時脈回復電路是針對閘式壓控震盪器去做改良。本篇將傳統雙迴路的閘式壓控震盪器合併為一個對稱性結構的電路，解決了兩個閘式壓控震盪獨立運作產生的時脈扭曲問題，並且降低了邏輯閘數目和不需使用到特定時間的延遲電路。透過該突發式資料時脈回復電路，可以在資料輸入後的一個位元資料週期內完成相位鎖定，且產生較低的抖動。此外，本論文也使用到次取樣鎖相迴路去做鎖頻，當參考訊號和除頻器輸出訊號相位差小於180度時，迴路會關閉增益較低的相位/頻率偵測器，改由較高增益的次取樣相位偵測路徑來降低其他電路所產生的雜訊，進而降低資料時脈回復電路的抖動產生。 本晶片使用台積電90奈米互補式金氧半製程，主動面積約為0.822mmx0.829mm2，在電源供應1V下，突發式資料時脈回復電路的還原 RMS 時脈抖動產生為3.68ps，鎖定時間為一個位元週期，功耗為6.9mW;次取樣鎖相迴路輸出為3.125GHz，參考突波為-52.23dBc，在偏移輸出頻率1MHz的相位雜為-93.57dBc/Hz，功耗為6.47mW。

• 學位論文

應用於高頻寬記憶體之高效率記憶體控制器硬體實現

近年來，區塊鏈技術的發展及運用成為人們廣為討論的一個議題，例如加密貨幣就是一種利用區塊鏈技術來實現去中心化的記帳方式。為了保護加密貨幣系統，中本聰先生設計了工作量證明(PoW)，透過獎勵提供加密算力者來保障貨幣的安全及穩定。從一開始的使用CPU來提供算力，接著到GPU、FPGA及ASIC，人們不斷找尋一個最省能源但卻能提供最大運算能力的方式。 ASIC挖礦晶片透過運算優化及平行運算來達到低功耗且高算力。但當某方持有過大的算力時就會失去去中心化的優點，導致帳本資料有可能會被竄改。為了對抗ASIC造成的算力壟斷問題，許多幣方從挖礦的演算法開始著手。本篇論文就舉乙太坊為例，乙太坊的挖礦演算法叫做Ethash，透過大量的隨機查表來加重記憶體附載，使瓶頸從運算速度轉移到記憶體頻寬來抵制ASIC。 本論文使用了Xilinx的U50 Accelerator Card來硬體實現Ethash演算法，主要針對此FPGA上的HBM(high bandwidth memory)來進行記憶體控制器的設計優化。本論文著重於如何最大運用HBM的頻寬來提升算力，並在有限的硬體資源內實現此演算法。 在此FPGA上合成結果頻率可以穩定操作在450MHz且記憶體頻寬使用率達89%，並可以利用DRP(Dynamic Reconfig)來進行動態調整頻率，使系統可以超頻運作在560MHz來更提升算力。

• 學位論文

基於FPGA的多精度神經網路推理加速系統

近年來，神經網路開始被應用在各個領域，如影像辨識、自然語言處理…等，並且都取得了相當不錯的成果。這些研究結果促使了神經網路相關的產品的問世，凸顯了在終端裝置進行神經網路運算的重要性。因此，如何在維持正確率的前提下，以更低的功耗執行更快的神經網路推理運算，便成為了近年研究的重點。 本文基於已經被廣泛使用的線性量化技術，引入了更低複雜度的數字格式，並融合了相關研究，提出了完整的混合精度神經網路量化演算法。在各種應用、資料集、模型架構中，我們的演算法都能得到與FP32模型相近的準確率。 除此之外，我們也基於此演算法，設計了對應的推理加速電路，並實現在FPGA上。我們的電路不僅支援三種格式的權重，透過im2col演算法，更能計算各種參數設定下的卷積神經網路，提升了硬體的使用彈性。 最後，我們將演算法、硬體的控制流程與PyTorch進行整合，打造出了一套由量化神經網路訓練到FPGA加速部屬都能支援的完整解決方案。 我們在多個神經網路架構中驗證了此系統。平均下來，我們的FPGA的加速系統的運算速度為CPU的2.96倍，能源效率則是CPU的11.43倍。

• 學位論文

應用於2.4吉赫子多天線傳輸系統接收端之具空間干擾抑制力及本地振盪器的低功耗波束形成技術

相位陣列電路可以提升SNR、提升空間線性度或者搭配MIMO應用進而增加資料傳輸速度，因此在5G以及未來的無線通訊技術中扮演重要的角色。因此，本論文分析相位陣列接收器設計考量，並利用CMOS 0.18-μm製程設計兩種不同的晶片。相位因子與訊號增益精準度和相位精準度有關，故本論文之相位陣列採用正交電壓相位合成方式實現相移以降低相位誤差。兩款晶片皆包含了本地振盪器、混頻器、基頻相移器與其他基頻電路。 相位雜訊在無線通訊系統中佔有重要的地位，因其與頻道間的線性度有關，是故本論文亦聚焦在低相位雜訊振盪器之探討，並提出了一個降低電感電容式正交振盪器相位雜訊的技巧，以及另一個針對環形振盪器在維持低相位雜訊的條件下對功耗做最佳化的設計技巧，振盪器量測結果顯示電感電容式正交振盪器的相位雜訊在1 MHz位移頻率為-126 dBc/Hz。 混頻器位於接收器前端，因此雜訊表現是關鍵，本論文分析並應用一個降低混頻器雜訊、高線性度的技巧，在第二款相位陣列晶片中達到混頻器量測結果：雜訊參數為10.3 dB，輸入端1 dB線性度為-5 dBm。除此之外，相位陣列改變場型的方式以及相位陣列中各個子電路的分析都涵蓋在本論文中。藉由第一款相位陣列模擬結果推算出空間干擾抑制為48 dB，第二款相位陣列量測結果則顯示34 dB的抑制。 關鍵詞：相位陣列、接收器、空間干擾抑制力、正交振盪器、混頻器、相位合成。

• 學位論文

論隨機布林可滿足性：決策程序、廣義化、與應用

隨機布林可滿足性（SSAT）是一種豐富的邏輯語言，可用於表達具有機率性的計算問題，例如貝氏網絡推論，命題式機率性規劃，和部分可觀察馬可夫決策過程（POMDP）。求解SSAT公式之複雜度屬於多項式空間完全性複雜度類別（PSPACE-complete complexity class），與求解量化布林公式（QBF）相同。儘管具有廣泛的應用和深刻的理論價值，SSAT在文獻中所引起的關注較SAT或QBF稀少。 我們在機率性設計的正規驗證問題中找到SSAT的新應用。機率性設計以及近似性設計是一種新興的計算準則，可用來容忍VLSI系統在奈米製程下的元件變異性。儘管相關文獻對近似性設計進行了許多探討， 機率性設計則很少受到關注。我們為機率性設計提出了機率性質評估框架並利用隨機存在和存在隨機的量化SSAT公式求解，分別進行平均情況和最壞情況分析。據我們所知，這是文獻中首次將SSAT應用於VLSI系統分析。 受以上VLSI系統應用的推動，我們提出了新的演算法來求解隨機存在和存在隨機的量化SSAT公式。不同於基於Davis-Putnam-Logemann-Loveland（DPLL）搜尋的傳統SSAT演算法，我們利用當代SAT或QBF求解技術和模型計數以提高計算效率。與之前基於DPLL搜尋的準確SSAT演算法不同，我們的演算法能夠近似地求解SSAT公式，計算其滿足機率的上下限。 我們在開源SSAT求解器reSSAT和erSSAT中實作所提出的新演算法。 實驗結果顯示reSSAT和erSSAT求解器的性能優於文獻中的SSAT求解器。在文獻中的求解器無法計算出準確答案的情況下，它們也能提供有用的上下限。 儘管在不同領域都有許多應用，SSAT仍受限於其PSPACE complexity class的描述能力。更複雜的問題，例如非確定指數時間完全性（NEXPTIME-complete）的分散式POMDP（decentralized POMDP, Dec-POMDP），則無法用SSAT簡潔地表示。為了提供此類問題一個邏輯框架，我們借鏡了同為NEXPTIME-complete的依賴性QBF（dependency QBF, DQBF）。我們推廣SSAT並命名該推廣框架為依賴性SSAT（dependency SSAT, DSSAT），同時證明DSSAT也是NEXPTIME-complete。我們展示了DSSAT在機率或近似性設計的合成中的潛在應用，以及針對Dec-POMDP問題的編碼。我們希望通過建立理論基礎來鼓勵DSSAT求解器的開發。

• 學位論文

集成於三維單晶相堆疊元件中的穿隧二極體

針對三維單晶整合（Monolithic 3D Integration）互補式場效電晶 體（Complementary FET，CFET）之基本邏輯閘（Inverter）元件的垂直通道開發。本研究除了討論使用轉置薄膜的技術，提升 Monolithic 3D Inverter 邏輯閘元件的功能優勢之外；更進一步在 3D Inverter 的這個結構上，藉由兩個材料的疊合，探討由n++/p++的直接穿遂，製作出可以在固態接合上面改善的低電阻元件。 基於傳統方法在製程研發上面臨的諸多挑戰，本研究提出了新穎 性的垂直連接結構，垂直整合於多種元件的半導體高參雜區域，用於 集成異質半導體材料以形成固態接觸的技術。無需通過傳統的歐姆接觸工藝，而是在電晶體和接觸點之間以通過設計的具有低介電常數（低 K 值）之介電質界面層的異質穿隧結構來形成。 並且可以在兩種任意材料之間形成互連，而無需考慮晶格匹配標準，可以與具有最大接觸面積的結構形成良好的接觸。 經由 TCAD 模擬工具 Sentaurus 可以模擬出使用低 K 介電質薄 界面層的異質穿隧結構，相較於傳統無氧化層的穿隧元件有極高的穿 隧電流，以 Si/Ge 異質結構為例，穿隧電流增加可達 1E4 倍以上；並且經由氧化層缺陷輔助的穿隧電流，也可以模擬出相當小的電阻。像是 Si/Ge摻雜濃度分別為+2E20/-8E19 cm-3 的異質結構且厚度 1 nm 的氧化層，在低介電常數為 K=2.0 而且針對特定面積為 1 µm2 的穿隧二極體，其介面電阻（Interface Resistance）只有 12 Ω·μm2；而且在更低介電常數 K=1.5 的情況，其介面電阻更可以再下降為 5 Ω·μm2。 最後，本論文不但為前端的互補式場效電晶體（CFET）金屬連 線提供了可替代方案，也同時論述了新穎式結構的優勢，並且在理論 以及模擬方面驗證元件的低電阻以及高穿隧電流的優良特性，為三維單晶整合之基本邏輯閘反向器（Inverter）元件的垂直通道開發提供新的選擇。

• 學位論文

基於光體積描述訊號之長期監控心智負荷偵測系統

隨著人類社會不斷進步，我們的生活品質獲得了提升，但同時心理健康問題如 憂鬱症、焦慮症等心理疾病相繼產生，並成為全世界需要面對的問題，而心理健康 相關問題的一大來源為工作壓力。心智負荷 (MentalWorkload) 被認為是個體可用 的資源量與作業情況所要求資源量之間的差異，較高的心智負荷意味在處理工作 時需消耗更大量的訊息處理能力，因此透過生理訊號評估心智負荷可即時反映工 作時的狀態，避免工作量超出自身負荷，並藉由生理訊號的長期監控維持心理健康。 然而，需達成長時間的監控必須透過穿戴式裝置，由於穿戴式裝置的便利性使 得活動不會受到限制，造成收錄到的訊號產生不穩定的情形，進而降低分類表現。 因此，我們在此論文提出了一個穩健的心理負荷偵測系統，透過基線飄移的去除及 非線性的特徵抽取提高對噪聲的容忍度。接著基於原本的系統，開發了針對光體積 描述訊號的輔助前處理系統，藉由心電訊號的標記及機器學習的輔助，能夠準確的 識別穿戴式中常見的運動偽影並進行去除，大幅降低穿戴式裝置不穩定所產生的 誤差。接著，將針對此誤差進行評估，在特徵值產生誤差的情況下，勢必會使分類 器產生不確定性，本文針對此不確定性提出了一個評估系統，將此不確定性量化為 可能分類錯誤的機率，藉此找出一些高機率分類錯誤的資料並將其去除，進而減少 誤判的情形。在此架構下，用於穿戴式裝置的光體積描述訊號的分類準確度可以大 幅提升，並能逼近心電訊號的分類表現。