• 學位論文

DVB-H基頻接收機之系統設計

本論文提出一個數位電視廣播DVB-H (Digital Video Broadcasting – Handheld) 系統的基頻接收機。信號的格式是根據ETSI EN 302 304中訂定的規格所設計。我們希望此接收機除了可以在室內和室外進行靜態接收外，亦能在高速移動的環境下進行動態接收。然而手持裝置的外型必須夠小、夠輕巧，所以採用多根天線改進動態接收效能的方式是不太可行的。 在本研究中，我們提出了一個新的方法，只需使用單根天線的架構，便能對都卜勒效應進行有效的補償，進而改進其行動接收的效能，從我們的模擬結果中可知，假設傳送信號的中心頻率約為550 MHz，即使移動的速度達到時速110 Km，仍有不錯的接收效果。另外，在時間同步、通道估測及頻率漂移補償等問題上亦提出了一些新的演算法，以提高整個系統的接收效能。 最後，我們在Simulink的模擬環境下，建立了一套完整的DVB-H基頻接收機，模擬結果顯示我們所設計之接收機的表現令人滿意。

• 學位論文

電力線通訊系統之編碼研究

隨著網際網路的快速發展，家庭網路逐漸成為人們注目的焦點。而一般家庭住宅的電力線挾著分布廣泛，方便又便宜的已既有之架構的優點，而可成為家庭網路良好選擇。然而在電力線傳輸上要達到高速及高穩定度一直有著技術上的問題。畢竟電力線本身非為傳輸通訊所設計。 在我們的論文裡，對通道的各項特型諸如多路徑訊號傳輸影響及各類雜訊的干擾作一些研究，並選取四個電力線多路徑的通道模型和Middleton的A類雜訊模型作為本論文模擬的通道模型。以一些HomePlug 1.0規格為基礎，比較現今數種有效之編碼應用在電力通訊上之效能。我們發現渦輪碼在一些通道模型上無法達到預期良好的效果，而使用一種具有大自由距離的籬柵碼在各類的通道裡皆可以達到較好的效果。

• 學位論文

運用K-space方法於超音波掃掠式系統之流速向量估測

頻率大於20MHz的高頻超音波影像系統能夠觀察細微的組織以及量測微弱血流速度，然而由於高頻陣列探頭製作技術的困難，目前高頻系統大都採用單一探頭、機械掃瞄的方式來取得影像資訊，掃瞄的方法主要採用離散步進的方式(step scan)，這種方法相當耗時，無法提供即時的血流資訊。另一種稱作掃掠式掃瞄的技術(swept scan)則是讓探頭連續不間斷地移動，因此能大幅縮短成像的時間。雖然掃掠式掃瞄已應用於目前的高頻系統，然而探頭的連續移動對於流速的估計有著不可忽略的影響。為此，本論文主要目的則是從理論面以及實驗探討掃掠式掃瞄對於流速估計的效應，並針對掃掠式高頻系統提出一個新的定量流速估計方法。 本文首先利用二維空間頻譜的概念(稱為k-space)來量化掃掠式掃瞄對於二維流速估測的影響。我們證明了移動物體的空間頻譜等效於其時間頻譜 (亦即，由都卜勒頻率以及RF頻率所構成的二維頻譜)。另外，相較於離散式掃瞄，掃掠式掃瞄則會造成都卜勒頻寬的變動，此頻寬變動導致流速估計的偏差及變異。為了校正此一速度偏差並提高估計的精確度，我們提出一個基於k-space的流速向量估計方法。我們利用模擬以及體外流體實驗來驗證所提出的新方法，此外，我們亦利用45MHz的高頻系統來測量老鼠尾巴內的靜脈流速，實驗結果顯示所提出的流速向量估計方法適用於掃掠式高頻系統，並能有效地降低流速以及血管角度估計的誤差。 本研究之主要貢獻，在於以k-space之方式建構超音波血流分析之理論架構，並完整分析掃掠式掃描對於流速計算之影響，提升超音波小動物影像中定量血流分析之能力。

• 學位論文

非線性相位雜訊對高速相位調變光通訊系統之 影響及驗證

此論文分析自相位調變(self-phase modulation)所引發的非線性相位雜訊的離散以 及連續模型。非線性相位雜訊和接收電場的聯合特徵函式被導出並用來求得接收相位 訊號的機率分布。其中，近似以及精確的相位移鍵調變(BPSK)和相位差分調變(DPSK) 信號的機率密度函式的數學解析式被導出；精確模型考慮了非線性相位雜訊以及放大 器雜訊相位的非獨立關係，而近似模型假設非線性相位雜訊和放大器雜訊相位是獨立 的。分別在離散及連續的模型下，精確以及近似的相位移鍵調變和相位差分調變信號 錯誤機率被計算並比較。 非線性相位雜訊的理論由一組光跨距(fiber span)所組成最小實驗架構來驗證，其 中含有一個光放大器以及一段固定距離的光纖。訊號雜訊比罰分(signal-to-noise ratio penalty)被用來評估計算系統的效能降低，而此效能降低是受到非線性相位雜訊的影 響。實驗的結果顯示 在簡化的匹配濾波器分析下所得出的訊號雜訊比罰分，可以更 普遍的適用在一般的接受器。實驗量測結果與理論分析差距只有在0.15 分貝(dB)。

• 學位論文

測距系統之分析

本論文中設計分析一測距系統，此系統應用操作在2.45 GHz 頻段，包含低雜訊放大器、本地震盪器、混波器及數位信號處理電路。 射頻電路使用先進之高電子移動率電晶體來降低雜訊，回波信號以高速類比數位轉換器經過特殊設計之演算法萃取，並經Matlab 模擬驗證。

• 學位論文

電磁能隙架構在濾波器的應用

電磁頻帶能隙微帶線架構已被提出於天線與微波濾波器的應用當中。這篇論文展示了對於電磁能隙架構可達到寬頻止帶的低通濾波器的設計步驟，其中結合了接地面上漸變（taper）的蝕刻洞與有缺陷的接地面（defected ground plane）電磁能隙架構。量測結果顯示其止帶從6.8 GHz到25 GHz，與模擬結果相符合。接下來更嘗試使用基因演算法去尋找符合所需規格的最佳化結果，並將這樣的低通濾波器實做出來且做量測。理論結果與實驗結果顯示了很好的一致性，證明此方法的可行性。

• 學位論文

IEEE 802.16 動態調變編碼的適應性最佳化演算法

根據 Shannon 定理我們可以知道在理想狀況之下,系統可以根據傳輸時所遭遇到的訊雜比(SNR)來決定此時最大的傳輸的速率。換句話而言，系統可以根據訊雜比來選擇合適的調變和合適的編碼方式來傳送資料。 然而在真實的系統中，Shannon定理所決定出來的最大傳輸速率目前還沒辦法被實現，所以我們能做的就是根據訊雜比去選擇一組擁有最大的條件輸出率的調變和編碼方式。不幸地，每組調變和編碼方式的表現卻會因為傳輸通道的統計特性有所不同，而訊雜比也沒有辦法完全將整個通道的統計特性顯示出來，此統計特性會根據傳輸通道的某些特性有關，如：都卜勒頻率(Doppler frequency)和多路徑效應(Multi-path effect)。 當傳輸通道的統計特是固定不變,我們可以藉由事先模擬得知如何去選擇一組調變和編碼方式來獲得最大的輸出率(throughput)。實際上，傳輸通道的統計特性並不可能是固定不變的且事先知道傳輸通道的統計特性是不太可能的，所以我們必須讓系統能夠自主性和及時性地去適應通道的統計特性以便獲得最大的輸出率。 在本論文中，我們利用ACK/NACK來調整系統的參數使得系統能夠在以獲得最大化的輸出率為前提之下來選擇調變和編碼的方式。

• 學位論文

鎊線轉接之高頻補償及設計

本論文提出一系列的改良，藉以提昇鎊線轉接的電氣特性。首先，為了瞭解鎊線轉接的特性，我們先萃取其等效電路；由等效電路我們得知，傳統的鎊線轉接為電感性。接著，我們提出了一個共振的架構，藉由控制適當地控制共振頻率點的位置來和原有頻寬結合，藉此來製造更大的頻寬。在本文中，以共振頻率40GHz而言，反射損耗在13dB以下的頻寬為37%。穿透損耗亦在0.8dB以上。另一個架構為低阻抗傳輸線補償，然而該架構只能降低原頻寬內的反射損耗而無法增加額外的頻寬。剩下的一種則是多段傳輸線串接補償，本文中以最簡單的兩段傳輸線為例。可以看到從直流到60GHz的反射損耗都在15dB以下。 雖然上述的設計理念滿不錯的，但是這種設計方式會損耗晶片在傳播方向的面積，且上述三種方式僅是治標而非治本的方式。真正治本的方式是做好阻抗匹配的工作，讓輸入等效阻抗值接近於系統阻抗。在此，增加鎊線接點附近的傳輸線寬度來增加電容值，以補償轉接的電感效應，因而改善轉接的效能。我們定義頻寬為反射損耗低於20dB的區域。基本上文中所提到的四個架構中，每個補償後的架構皆有增加40%以上。在此證明該種補償方式相當地簡單亦實用。 接著，結合兩大類補償的優點。在平行補償後的架構中，藉由犧牲一部分的反射損耗來增加額外的頻寬。第五章的砷化鎵到氧化鋁基板的例子中，頻寬從原先未補償前的16GHz到補償之後的47GHz，將近有200%的改善。而在降頻的同介質轉同介質的實驗之中，補償後額外增加的頻寬亦有50%，這點和同介質轉接的模擬相吻合。

• 學位論文

微波金氧半場效電晶體低雜訊放大器改善雜訊的新方法

本論文目的在於研究使用商用標準金氧半場效電晶體積體電路製程來設計具有更佳特性之低雜訊放大器。論文中使用了兩種改善雜訊特性的方法設計金氧半場效電晶體之低雜訊放大器。 第一個用來改善低雜訊放大器雜訊特性的方法是選擇電晶體大小以達到雜訊最佳化的目的。本論文所展現的方法由於是將晶片上電感的寄生電阻直接納入低雜訊的設計過程，可以比一般傳統的方法得到更合適的電晶體。此電路在10 GHz的頻帶中，量測結果顯示11.25 dB的增益，以及低於3 dB的雜訊指數。 第二個用來改善低雜訊放大器雜訊特性的方法是在串極串基架構(cascode)中間以並聯共振的方式，進一步降低整個放大器的雜訊。此方法將上一個電路的雜訊進一步降低為2.5 dB(改善了約0.5 dB)。

• 學位論文

高速網路可程式化數位邏輯傳收模組之研製

摘要 對於發展高速網路系統，設計一個符合需求的「高速網路可程式化數位邏輯傳送接收之測試平台」是必要的，雖然現今市面上OC-192的傳收晶片（transceiver ICs）的產品己相當成熟，但對於可提供晶片設計平台之商用產品，卻付之闕如。於是本論文將對高速可程式化傳送接收之測試平台的設計與實作，提出開發的方法和實作之成果，以供日後發展高速網路與光通訊之用。 本測試平台選用Xilinx公司的場規劃可程式陣列閘（Field Programmable Gate Arrays，FPGA）XC2VP70晶片和AMCC公司所設計符合SONET STS-192標準之16：1與1：16 S19237傳收晶片。XC2VP70具有20組可傳收高達3.125 Gb/s的信號之Rocket I/O埠，晶片腳位多達1704，而且S19237晶片包含16：1和1：16多工�解多工傳收器（ Multiplexing / DeMultiplexing Transceiver ）的功能是具有傳送與收接10 Gb/s信號的能力。高速數位電路的信號完整性（Signal Integrity）亦是主要的設計考量重點，分別藉由高速電路信號完整性的模擬軟體工具「ADS（Advance Design System）」及傳輸線特徵阻抗的試算軟體「Polar」來設計10 Gb/s與625 Mb/s之高速傳輸線。使得高速信號能在印刷電路板中傳輸時，其信號能維持一定有效的品質。 在驗證與量測方面，使用硬體描述語言在FPGA上建立偽隨機碼（Pseudo Random Bit Sequences，PRBS）產生器，產生16組625 Mb/s的信號並行傳送16：1 MUX，進而產生一10 Gb/s PRBS之信號，再由數位通訊分析儀（Digital Communication Analyzer，DCA）量測其眼狀圖，使本測試平台的10 Gb/s傳輸功能得到驗證。