臺灣大學電信工程學研究所學位論文
國立臺灣大學,正常發行
選擇卷期
- 學位論文
在此論文當中，我們提出在一個自SIP延伸出來，加入轉碼伺服器作為多媒體視迅會議的實作架構。有別於過去視迅會議的架構，如星狀架構或完全連結的多點架構，我們使用覆蓋多播樹狀的方式連結每位會議成員，以達成頻寬使用率最小化。在考慮到會議使用者的異質性，我們在樹狀架構中加入轉碼伺服器，執行多媒體資料流的轉碼工作，再傳送給異質網路的不同使用者裝置。我們將覆蓋多播樹的路由方式研擬成最佳化的問題，其中，樹狀架構中的每個點是由行動裝置、一般電腦使用者以及轉碼伺服器所組成。對每一個行動裝置的使用者而言，如何在樹狀架構下尋找適當的連結點，並在異質網路架構下選擇適當的轉碼伺服器，正是我們要解決的問題。並預期在此架構下，能降低視迅會議整體的頻寬使用率，並且能在異質網路使用者之間保有一定的QoS服務品質。我們針對此問題，設計了一個直觀式演算法與網路通訊協定架構。其中，我們採用的SIP的訊息格式作為溝通的網路協定，並與現今的SIP標準相容。我們亦有在異質網路整合的環境下，針對所提出的演算法與網路協定架構作模擬。
- 學位論文
髒紙通道(Dirty paper channel)是指在一個通道中，除了AWGN的影響，傳送訊號還會遭受到一個干擾訊號影響，而這干擾在傳送端是已知的，也因此在理論上證明了它最大可傳送容量與AWGN通道是相同的。在本篇論文中我們分析髒紙編碼(Dirty paper coding)的傳輸技術，從最簡單的Tomlinson-Harashima前置編碼，到多維的前置編碼，如格子前置編碼(Trellis precoding)跟巢狀晶格前置編碼(Nested lattices precoding)。 接著我們考慮在無線通道環境裡應用髒紙編碼，而藉由使用QR分解(QR decomposition)，我們可以應用之前所提的傳輸架構，解決在無線通道中傳送訊號超過放大器線性範圍所造成的失真問題，並將此系統與正交分頻多工(OFDM)系統做比較，而我們發現在低資料速率時，正交分頻多工系統的表現較佳，相反地，當提高資料速率時，使用髒紙編碼傳輸的系統較佳。
- 學位論文
本論文是以頻率調變連續波雷達的基本原理，設計並研製液面雷達電路。液面雷達功能使用於量測貯存槽之液面距離，從而得到所貯存物質之存量。設計之雷達電路，其射頻訊號係利用壓控振盪器產生4.5GHz至4.75GHz頻率調變訊號，經過倍頻器升頻至9GHz至9.5GHz後發射，雷達回波信號與發射信號混波後，其差頻信號頻率即都卜勒頻率，據以由計頻器得知反射之液面距離。 論文之第二章敘述頻率調變連續波雷達的基本原理，與液面雷達的電路規劃。第三章則敘述電路所使用元件之特性，電路設計與佈局，以及功率分配器、衰減器之電路製作與元件量測結果。第四章敘述電路組裝過程中各階段之測試與量測結果，以及組裝後之實測結果。第五章為論文結論。
- 學位論文
在第一部份，我們提出一個最平坦濾波器的架構。它的優點是架構中不包含任何的乘法器，只需要使用加法和延遲元件。之後，我們將此一維濾波器的架構延伸到二維的情況去，可以得到一個近似圓型或橢圓型的最平坦濾波器設計。並且我們還可以將這些基本型的濾波器進一步在頻域上作位移或旋轉，得到頻譜位移或頻譜旋轉的濾波器型態。 在第二部份，我們討論最小相位濾波器的設計。首先我們會複習一些同相系統(homomorphic system)的觀念；然後介紹一些以倒頻譜(cepstrum)或其他方式為基礎去設計最小相位濾波器的方式。最後，我們提出利用實數倒頻譜(real cepstrum)的設計方法，它的好處是在設計過程上的複雜度跟其它的方法比起來比較低，而且可以得到與設計雛形一樣的大小頻率響應。
- 學位論文
本論文中，首先設計體積小、選擇性好的窄頻帶通濾波器，利用交錯耦合的方式產生傳輸零點以達到高選擇性的頻率響應。 之後，利用此濾波器設計中心頻率在2GHz及3GHz的雙工器，兩濾波器以微帶線相連接，而微帶線長度須符合相位的條件。 為了減少雙工的體積大小，我們採用步階阻抗共振器將兩濾波器相結合，經由此方法可以將八個共振器縮減為六個共振器。不過，此雙工器雖然尺寸成功的縮減，但卻也降低了隔離度的品質。 之後，設計第三種雙工器，仍然使用步階阻抗共振器做結合，但結合方式不相同，兩濾波器共用相同的輸入端共振器。此新方法依然可以有效減少尺寸大小，而且仍能維持非常良好的效果，也證明了採用步階阻抗共振器做結合的可行性。
- 學位論文
中文摘要 在這論文中，我們利用金氧半互補式(CMOS)製程來設計及實現了三個低雜訊放大器。低雜訊放大器在射頻前端系統中是一個很重要的元件。它將從天線端接之微弱的射頻信號放大而加導入較少的雜訊。傳統應用於微波及毫米波低雜訊放大器通常利用高效能及高成本之砷化鎵或磷化銦之高電子移動率電晶體/異質接面雙極電晶體製程來實現，然而卻使用較大之晶片面積。在最近幾年，由於電晶體之大小比例縮小使得CMOS的射頻效能提升且製程技術漸趨發展成熟，而其單位電流增益頻率提升到已經能與砷化鎵製程相比較之等級。此外，CMOS製程能和數位電路整合，是未來系統整合在晶片上很好的選擇。 利用台積電0.18um CMOS之製程，我們設計了5-6 GHz的低雜訊放大器及增益可變式之低雜訊放大器。我們利用了螺旋堆疊式電感在較小的晶片面積下達成效能可接受的品質因數及自我共振頻率。5-6 GHz低雜放大器量測之最低雜訊指數為2.6 dB。另一個低雜訊放大器，利用電流導向之架構，來達成增益可控制之功能。利用電流導向來控制增益可達到超大之增益控制範圍約40 dB。此外，一級之可增益式低雜訊放大器在高增益下之量測的雜訊指數為2.7 dB。 除了上述二個設計在微波頻段之低雜訊放大器，我們也利用台積電0.13um 射頻及混合信號CMOS製程設計了一個應用在毫米波頻段 (V頻帶)之低雜訊放大器。量測出來之小信號增益是目前發表在毫米波頻段中之CMOS低雜訊放大器中增益最高的。在電路設計中，我們利用薄膜微帶線(Thin-film microstipline)來實現阻抗匹配電路。在50-57 GHz，量測出來之增益至少20 dB，雜訊指數約8 dB，且晶片大小只有0.42 mm2。
- 學位論文
本論文敘述IEEE802.11b無線網路卡電路設計與測試，電路組成的元件包含基頻處理器RF3002、中射頻收發器RF2958、功率放大器RF5189、射頻濾波器、射頻切換開關、中頻SAW濾波器及電源穩壓器等元件。無線網路卡電路使用四層PCB電路板佈局，可提供IEEE802.11b規格之1Mbps(DSSS)、2Mbps(DSSS)、5.5Mbps(CCK)及11Mbps(CCK)四種資料速率。軟體方面使用Keil撰寫C語言程式碼，並由USB線下載到微處理器，以控制及協調無線網路卡硬體之間的動作。 論文第一章為導論，簡介IEEE802.11無線區域網路。第二章敘述IEEE 802.11b實體層規格及電路系統設計。第三章敘述電路設計，包含基頻處理器電路、中頻及射頻電路、功率放大器電路、前端電路、電源電路、PHY介面電路、MAC控制電路及鏈路計算。第四章是電路佈局，說明如何將設計的電路，轉化為電路板佈局，以及最後的佈局結果。第五章為電路測試，包含各分項電路測試及發射接收整合測試。第六章則為論文結論。
- 學位論文
在最近這幾年，因為無線通訊的方便性以及實用性，使得其變成人門日常生活中一個不可或缺的元素。商用市場上對於手機的巨大需求就是一個最好的例子。以無線區域網路來說，IEEE 802.11/a/b/g的成功同時也代表著無線傳輸的趨勢，然而就現行的無線區域網路標準來看，傳輸效能以及訊號所能涵蓋的範圍 對於現今急速發展的應用來說急需改進。由於多輸入多輸出的技術在學術界以及工業界已為廣泛證實其技術在一般合理的訊雜比條件下，可以達到快速的資料傳輸速度，或是等效上在同樣的傳輸速度條件下可以達到更大的傳輸距離。因此，在傳統的正交分頻多工系統上，為了改善系統的效能，充分利用這項有力的技術變成一個適當的選擇。在這個論文裡，我們利用模擬去設計並且驗證一個應用在無線區域網路上2×2多輸入多輸出正交分頻多工的基頻收發機系統，其傳輸機的架構主要是依據IEEE802.11a的標準，但是額外加入了一個空間多工器來將原本單一的傳輸資料分配成多數個空間上的傳輸資料，使得多根天線傳輸變成可能，除此之外，在通道模型中我們採用了IEEE 802.11工作小組N所提出的架構並且考慮在實際傳輸上的效應。在接收機的架構設計上，針對時間以及頻率同步上面所會遇到的問題，我們加以分析以及考慮其對於系統所造成的影響，並且提出了有效的方法來改善。另外，在通道估測以及空間上多輸入多輸出的訊號處理方式也都會在這篇論文裡面加以討論，最後，整個系統我們在安捷倫ADS還有MATLAB的環境下加以模擬以及驗證。
- 學位論文
本論文主要是討論與發展以矽基單晶製程設計可應用於寬頻微波通訊系統的寬頻放大器與混波器。 在此論文中，我們研究了改善品質因素(Q)值的立體電感並實現於互補式金氧半導體(CMOS)製程。接著亦討論利用後製程來改善矽基電感的品質因素與自振頻率，包含平面、堆疊、微小型、改善Q值的微小型電感結構。從實驗結果可知與原先預期的趨勢相同。另外，於毫米波頻段的應用中，我們也討論在CMOS製程上所實現傳輸線結構，並使用薄膜微帶線與共面波導成功設計出兩個電路。 利用CMOS製程所設計的串接單級分佈式放大器第一次被成功的製作與測試。此放大器的晶片大小只有0.36 平方釐米，並達到最高的增益頻寬積由於只採用了兩級的設計與旋繞式電感。一個利用修正型衰減補償設計的串接單級分佈式放大器第一次被提出並實現在矽化鍺BiCMOS製程上，此放大器達到157 GHz的高增益頻寬積。此電路只消耗了直流功率48毫瓦而且晶片大小只有0.68平方釐米。相較於傳統的方法，利用所提出的修正型衰減補償技術可提高68%的增益頻寬積。此電路的特性也達到了以前利用更高階的製程所發表的分佈式放大器。 寬頻串接多級分佈式放大器被提出並實現於90奈米CMOS製程。第一次利用CMOS技術所設計的寬頻放大器可達到增益、頻寬、輸出功率可以與高階的化合物半導體技術（矽化鍺、砷化鎵、磷化銦）。量測結果與其他以高階製程實現的最佳分佈式放大器也在此論文作了總結。 我們也提出了應用於超寬頻無線通訊系統的修正型低功率分佈式放大器。此寬頻放大器是基於傳統分佈式放大器並於晶片內部提供低操作偏壓來達到低功率特性。這個微波單晶積體電路為可操作於3.1–10.6 GHz的超寬頻低雜訊放大器，並達到平坦的增益與雜訊指數的頻率響應、微小的晶片尺寸與最低的直流功率消耗。接著，欲應用於超寬頻通訊系統，我們亦設計另一個利用多階匹配網路的寬頻低雜訊放大器。 至於寬頻混波器，我們提出一個主動式的寬頻混波器並實現於商業0.18微米CMOS技術。當操作如混波器，與之前所發表的CMOS以及砷化鎵異質接面雙極性電晶體技術的微波單晶混波電路比較，此電路可達到最佳的特性。利用電感-電容的階梯匹配網路來達到組抗匹配，並利用注入電荷法來偏壓此吉伯特單元來達到提升整體的轉換增益。 最後，我們也提出一個寬頻的類比乘法/混波器。此電路第一次被提出同時利用電感-電容的階梯匹配網路與修正型衰減補償技術提升電路特性，並實現於矽化鍺BiCMOS技術。在之前所發表的文獻中，與矽化鍺、砷化鎵、磷化銦異質接面雙極性電晶體技術實現的混波器比較，此微波單晶積體電路達到最高的增益頻寬積 (204 GHz)，也是目前利用矽單晶技術製作的寬頻混波器最好的結果。