• 學位論文

支援動態場景之懷氏光線追跡之演算法及硬體架構設計

光線追跡是一個在三維繪圖中藉由計算來生成接近真實圖形的演算法。它的好處是能夠模擬出影子以及反射光、折射光等非直射光所造成的效果。然而這個方法因為要算很多次的光線和三角形的相交測試，故運算量極大。雖然有很多加速的方法可以另用特定的資料結構來加速它，要達到即時運算還是很困難。此外互動式的應用在三維繪圖中亦是不可或缺。如果要實現這個應用，場景在畫每一張圖的時候都有可能會變動，而造成事先建好的資料結構要跟著改變。為了解決這個問題，資料結構在每一次場景動作就要重建或更新。尤於重建的時間過長，我們選擇以更新的方式來支援動態場景。為了使畫出來的圖形更真實，我們選用懷式光線的方法來產生反射光和折射光。並把這些光分成很多個光束一次來追跡這些光束。這樣可以減少光源在追跡資料結構的步數。對於資料結構更新的方法，我們則選用重新適合和節點插入這兩種方法。 為了加速上述提到的運算，我們做了一個硬體加速器來加速它，首先此硬體可以來做出畫圖，找出光線和三角形的交點並算出顏色，產生新的光線。另外對於動態場景的支援，這個硬體可以直接來做重新適合這個方法。而在節點插入的這個模式時，此硬體可以幫忙找出最適合的插入點。整個光線追跡系統是由一顆中央處理器，記憶體，我們特製的硬體加速器和一些周邊元件所組成。對於一個352 x 288的圖片，這個系統每秒可以計算出三到十五張圖的速度並支援動態場景的移動。

• 學位論文

智慧處理單元的架構設計與分析

為了未來的智慧型辨識、探索、合成應用，在這篇論文裡我們提出一個仿大腦結構的智慧型處理單元(IPU)。過去往智慧型處理的的研究，主要的方法是對特定的應用發展特定的演算法。然而在大腦的解剖學上，研究指出人類的記憶都是由相同的結構所組成。它代表的意義是大腦並無特定的演算法，同時因為基本組成結構是相同的，所以結構的規模是可以調整的。而現今許多智慧型演算法以CPU為運算平台為開發。然而CPU的規模可調整性是不好的。因此，彷大腦結構設計的硬體架構與單一化演算法是被認為在未來是潛力的。 現今的半導體科技發展比過去成熟與更強大，單一晶片內可容納的電晶體數量也越來越多。同時許多晶片設計上的技巧也被提出。例如，多核心架構、晶片內網路通訊、串流處理等等。這些技巧都和可調整規模的硬體架構設計有關。藉由半導體科技和這些新技巧，我們可以往設計仿大腦的結構的路前進。 在本論文中，提出與實作出智慧型處理平台。在這個平台中，包含了IPU的機器模型，和軟、硬體實作部分。硬體方面，新皮質處理器( neocortex processor)使用了多核心，晶片內網路通訊，和分散式記憶體技術，同時也具備可調整規模的特性。處理器內部資料傳輸採用資料主動遞送(information forwarding)及訊息強度域值(thresholding)。而在軟體方面，皮質編譯器(cortex compiler)的功能是把大腦演算法產生的智慧仿生結構轉換成硬體的記憶體型式並映射到新皮質處理器。本論文中會針對轉換的方法進行分析。 基於所提出的硬體架構是可調整規模的，同時硬體上使用的大腦演算法是單一化。我們所提出的平台是可以提供未來應用的。

• 學位論文

砷化鎵三五族材料成長於矽奈米結構之異質磊晶與光學分析

本論文研究砷化鎵材料異質磊晶於矽基板及矽奈米結構的成長與光學特性。第一部分研究砷化鎵成長於矽基板上會在介面處出現高密度的結構缺陷，例如: 介面差排、穿透差排、疊差、微雙晶、以及反相位晶界。然而，實驗發現當成長磊晶膜厚增加，結構缺陷密度可被大幅降低。另外，由於砷化鎵與矽基板熱膨脹係數的差異，在砷化鎵磊晶層中亦觀察到降溫過程產生的殘留拉伸應力。 第二部分研究發現低溫成長無法將砷化鎵磊晶於矽奈米溝渠，此乃因低溫成長會在溝渠側壁及淺溝渠絕緣氧化層上孕核，而後成長為多晶砷化鎵而封閉溝渠開口。利用定指向磊晶法與一階段高溫成長，砷化鎵可成功的選擇性磊晶於40奈米矽溝渠，據我們所知，此為目前文獻記載第一個使用氣態分子束磊晶法將砷化鎵填入40奈米溝渠的成果。利用穿透式電子顯微鏡進一步研究80奈米矽溝渠內的變質砷化鎵，發現砷化鎵內並無穿透差排與反相位晶界的出現，而僅有微雙晶與60度介面差排的產生，並且能有效的釋放晶格不匹配應變。穿透差排的消失可歸因於晶格不匹配應力和溝渠側壁的鏡像引力使得穿透差排滑移至溝渠側壁，而反相位晶界的消失則可能原於溝渠內僅有單一成核的成長。 最後，我們藉由拉曼光譜和陰極螢光光譜研究溝渠內砷化鎵的光學特性。拉曼結果發現砷化鎵產生強烈的TO聲子模態信號，並且不論砷化鎵是成長入[110]或[100]指向的溝渠，皆不遵守拉曼選擇規則，此可歸因於微雙晶的出現和多面向的表面。表面聲子(SO)模態亦被拉曼光譜觀測到。隨著溝渠寬度減小，SO聲子峰值逐漸的向TO聲子接近，而其強度也逐漸增強。陰極螢光光譜顯示溝渠內的砷化鎵出現強烈的帶間躍遷放光，顯示溝渠內砷化鎵的非輻射中心大幅度的減少，並且有相當好的磊晶品質。

• 學位論文

全球衛星定位系統軟體接收機之設計

由美國所建造的全球定位系統(GPS)為全球衛星導航系統(GNSS)中的一種，也是目前全球唯一系統完整運作的，主要免費提供在地球上任何地方與任何人做為導航使用。另外，GPS系統也提供精確的時間，使用在許多的應用上，例如科學上地震的研究與網路協定上資料的同步等等。因此GPS系統越來越普及於一般日常生活中所使用。 在本論文中，以軟體GPS接收機的實做為主，主要理由是軟體接收機的靈活度比硬體接收機來的好，容易調整應用於各方面的需求。除此之外軟體接收機有相當大的潛在效能增進的空間，例如資料的讀取與處理方式可以是以分區塊來實現，這在硬體接收機上是無法做到的。為了實現軟體GPS接收機可以處理微弱訊號，我們使用一些技巧來增進接收機本身的訊號擷取和訊號追蹤的能力。最後由實際錄製的GPS訊號來測試我們的軟體GPS接收機。從測試的結果，我們的軟體GPS接收機可同時適用於靜態與高速動態的情況。本論文將探討軟體GPS接收機實做的細節。

• 學位論文

利用繪圖處理器平行運算實現基頻通道模擬與通訊接收機

繪圖處理器(Graphics Processing Unit)經過數代的演進，由只具備固定功能的運算單元漸漸發展而具有高度可程式化的能力。由於繪圖處理器通常具有相當高的記憶體頻寬，以及極佳的浮點運算能力，因此開始有利用繪圖處理器來加速一些非圖形處理計算工作的想法，即通用運算繪圖處理器(General Purpose Computing on Graphics Processing Units)。 然而，並非所有運算皆適合使用繪圖處理器加速，於繪圖處理器處理之運算需為重複且低資料相依性，即具備高平行化程度之特性。本論文中，將使用統一計算架構(Compute Unified Device Architecture)，也就是NVIDIA公司通用運算繪圖處理器的模型，平行化地實現正交分頻多工(Orthogonal Frequency-Division Multiplexing)通訊系統中常見的快速傅立葉轉換(Fast Fourier Transform)，以及修正傳送錯誤常用的維特比解碼器(Viterbi Decoder)。同時也將平行化的概念，應用到基頻通道模擬器以及通訊接收機中，將需要耗費大量時間且能夠平行化實現之運算，由中央處理器(CPU)移轉至繪圖處理器(GPU)中處理，而達到加速的目的。於本論文中，除了呈現使用繪圖處理器加速之方法與成果外，也將分享繪圖處理器程式設計(GPU Programming)之經驗。

• 學位論文

考慮可繞性、效能、與可靠度的超大型積體電路擺置

擺置是實體設計中最重要的步驟之一，並且已經被研究了數十年。雖然擺置是傳統的設計自動化問題，現代設計的挑戰已經大幅改變了擺置問題。因此，在擺置的過程中，通常需要去考慮各種不同的目標。例如，大多數傳統的擺置演算法通常集中注意力在線長最佳化上，因而忽略了實際上的設計問題，如可繞性與效能。此外，為了減低晶片重新設計的成本與解決由製造過程所產生的可靠度問題，在擺置過程完成之後，會需要在晶片上的空白處置入數種額外的元件（如多餘單元與天線二極體）。假如我們能在擺置過程中考慮這些元件，將能夠減少在為這些元件尋找合適位置時的困難。 在這份論文當中，我們提出了數個演算法在產生超大型積體電路擺置的同時，考慮可繞性、效能、與可靠度。這份論文是由一個考慮可靠度的分析式擺置演算法所開始。我們提出了一個新方向/技術，叫作連線重疊移除，來解決基本的可繞性問題。之後，我們將正確的時序目標加入分析式擺置演算法，並且提出了考慮時序的分析式擺置演算法來在擺置過程中對電路時序作最佳化。除了可繞性與時序問題之外，晶片製造過程也對擺置產生了額外的設計困難。因此，為了要修正由晶片製造過程所產生的設計失誤，我們提出了考慮多餘單元的分析式擺置演算法以及一個多階層的多餘單元嵌入演算法以產生高品質的多餘單元分佈。為了減少由製造過程所產生的天線效應所造成的可靠度下降，我們提出了一個考慮二極體的分析式擺置演算法，以降低在之後的設計過程中所面臨的二極體置入的困難。我們更提出了一個同時嵌入二極體/跳線的演算法來解決天線效應修正的問題。

• 學位論文

用於植入式生醫用途具高能量效率之400MHz射頻收發器設計

在本篇論文中將介紹一個可用於植入式醫療用途之低功率射頻收發器。此收發器操作在400MHz的頻段，且在上傳及下傳的路徑上採用不同的調變方式以及傳輸率來達到最佳化。在下傳路徑上使用一個156kbps的ASK接收器，而在上傳路徑上則使用6Mbps GFSK、17.5Mbps OQPSK以及25Mbps HS-OQPSK三種發射器架構。第一章及第二章將先討論我們預定使用的醫療用途及收發器設計考量。第三章則介紹了常用的低功率收發器架構，包括超再生式接收器以及鎖相迴路式及混波器式直接調變發射器。 第四章首先會介紹用於下傳接收上，採用一個具有”三角積分脈寬數位器”之超再生式ASK接收器。此三角積分脈寬數位器是相當於用於脈寬領域上之三角積分調變器，它可以達到0.23ns的脈寬偵測解析度。整體接收器消耗900uW，在156kbps的接收率時可以達到-78dBm的接收靈敏度。 然後在第五章及第六章將會分別介紹用於上傳發射之FSK/PSK雙模發射器。首先，第五章討論一個可做G/FSK上傳調變之”三角積分相位旋轉器”。經由適當的選取鎖相迴路輸出之多項位訊號，此三角積分相位旋轉器可以等效合成具有高頻率解析度之頻率調變器。此G/FSK發射器消耗9mW且可輸出-11dBm的功率，在最大6Mbps的傳輸率下可達到1.5nJ/bit的能量效率。然而在第六章則介紹一個OQPSK發射器，它可以使用三角積分相位旋轉器中的”相位選擇器”，直接選擇四相位訊號中的其中一相位輸出來達成OQPSK調變。此OQPSK發射器消耗3.5mW，在最大17.5Mbps的傳輸率時此發射器可以達到200pJ/bit的能量效率並可輸出-8dBm的輸出功率。 為了更進一步的改善OQPSK發射器的頻譜效率，第七章提出一個將”內嵌FIR之相位選擇器”來將OQPSK調變做時域半弦濾波，因此可以將OQPSK調變之旁帶能量降低。此發射器架構消耗1.4mW(不含鎖相迴路)且可達到最大25Mbps的傳輸率。最後，第八章將會提供此論文的總結。

• 學位論文

於0.18微米互補式金氧半製程實現之一伏特兩百億赫茲鎖相迴路設計

本論文之主要研究為可操作於一伏特之兩百億赫茲的鎖相迴路設計，並且提出一個具有交叉耦合電容之電感電容式壓控震盪器。此壓控震盪器利用其與交叉耦合對之輸入寄生電容串聯之結構，使輸出震盪頻率大約提升了約1-GHz之多；此外，此壓控震盪器使用雙端差動、結構對稱且具有高品質因素之電感，並且降低交叉耦合對之等效轉導值，因此達到了相位雜訊在1-MHz位移頻率時為－106 dBc/Hz之效能，而此時之功率消耗為1-mW。 另外一個在鎖相迴路中扮演關鍵性的電路區塊係非除頻器莫屬，面對20-GHz如此高之輸入頻率，第一、二級除頻器乃採用注入鎖定式之除頻器，藉由選擇適當之負載電感，前兩級注入鎖定式除頻器皆操作於合理之中心頻率，但為了能確保除頻器可以正確除頻，因此，可除頻範圍變成高速除頻器之最重要的設計指標，本論文亦提供一個快速且略為精確之可除頻範圍評估，以增加注入鎖定式除頻器之設計效率。 本研究中，在注入鎖定式除頻器之後，使用電流模式邏輯之除頻器當做第三∼六級之除頻器，達到其寬的可除頻範圍之特性，佈局後之模擬結果顯示出可除頻範圍為1.2∼7.3-GHz，因此此除頻器可以在可能發生的PVT偏移之下正常操作。 實際電晶體層與全波電磁分析之共同模擬結果顯示此鎖相迴路鎖定在20.6-GHz，並且在1-MHz之迴路頻寬、參考頻率為160.93-MHz之條件下，達到了－46.6 dBc的參考突波，此時，整個鎖相迴路之功率消耗為18.5-mW。

• 學位論文

利用可滿足性求解法與克雷格內插法之大尺度亞氏函式拆解

函式拆解著眼於將一個布林函式拆解成一系列較小的子函式。在本篇論文裡面， 我們著重在亞氏函式拆解，這是一種因為他的簡易性而有許多實際應用的常見函 式拆解法。我們將函式拆解問題包裝成可滿足性求解問題，更進一步的採用克雷 格內插法以及函式相依性計算來找出相對應的子函式。在我們採用可滿足性求解 法為核心的研究中，輸入變數分組的過程可以被自動的處理，並且嵌入我們的函 式拆解演算法中。我們也可以自然的將我們的演算法延伸，應用在允許共用輸入 變數與多輸出變數的函式拆解問題上，這些問題在以往採用二元決策圖為核心資 料結構的演算法中都很難被解決。實驗結果顯示，我們提出的演算法可以有效的 處理輸入變數達到三百個之多的函式。

• 學位論文

針對可攜式多媒體及植入性神經義肢應用之低功率數位系統架構設計

在本篇論文的第一部分，針對現在最新的H.264影像壓縮標準，我實現了低功率且具功率感知之即時影像壓縮晶片。多媒體服務為現今的手持裝置的必備功能。由於多媒體的資料量相當的龐大，壓縮的技術就是提供這些多媒體服務的關鍵技術。然而影像壓縮標準其演算法運算量相當的龐大，用客製化的訊號處理晶片去執行運算加速以符合即時處理的應用需求是必須的。然而在手持裝置中，電池是有限的。如何利用有限的資源去滿足使用者對多媒體服務品質的需求，發展以功率為導向的晶片為現今的重要硬體設計趨勢。功率為導向的影像壓縮晶片包含兩個項目。首先晶片必須在提供相同壓縮品質下，消耗更少的能量，以延長電池的使用時間。這一類的技術稱之為低功耗的設計法。另一方面根據電池的電量、不同的手持元件、以及使用者的使用偏好，在晶片上去執行功率大小對壓縮品質的動態調整。這一類的技術稱之為具功率感知及功率可調性之設計法。 根據H.264影像壓縮演算法的運算指令解析，移動估計消耗了超過95%以上的運算量。因此在H.264影像壓縮單晶片中，移動估計運算單元是對於壓縮品質及功率消耗最為關鍵的模組。要實現一個低功率的H.264編碼器，首要的條件就是要實現一個低功率的移動估計器。移動估計器的功率消耗主要有兩個來源。一個是將相素從記憶體中讀出所用的資料存取功耗。另一個是計算相似性成本所花費的運算功耗。在低功率整數體移動估計器上，傳統上有兩種實作技巧。由於在搜尋視窗中相鄰兩個候選區塊會有大部分的資料是重疊的，因此將這些資料從記憶體中讀取出來後，可以被之後的運算排程所再利用，藉以節省資料存取的功耗。這一類技巧通常用於運算較為規則的全域式徹底搜尋演算法。第二種方法稱為快速演算法。相較於全域式徹底搜尋法，快速演算法可以在避免壓縮品質下降的前提下，節省95%以上的運算量。 一個最佳化的低功耗移動估計器，應該要能有效率的支援上述兩種減少功率消耗的技巧，也就是藉由快速演算法以減少運算量的同時，也使用資料再利用技巧以減少資料存取的功率消耗。針對整數點移動估計器，在演算法層級上我提出了可支援不同區塊大小之平行不同區塊大小矩形搜尋演算法，並在架構上設計了一個能支援兩個緯度隨機存取的記憶體資料規劃方法，以及相對應的可重組運算模組。這個硬體在支援快速演算法中不規律的搜尋方向下，仍能提供最大的資料再利用。相較於以往的快速演算法硬體節省了78%的記憶體讀取功耗。在小數點移動估計中，相較於要做兩次像素內差的傳統兩段式快速演算法，我提出了一段式快速演算法以及相對應之平行硬體。這個技術能節省50%的內差運算以及資料的讀取而達到省電的效果。針對H.264多參考畫面移動估計工具，相較於以往的多參考畫面單現在區塊的運算排程，我提出了單參考畫面多現在區塊的運算排程。在這個排程下，從晶片外部讀取進來的搜尋區域能被不同時間點的現在區塊所重複利用，可以減少63%對晶片外部記憶體的讀取功率。 在功率感知方面，要達到最佳化的功率可調性，我們提出了具內容感知的演算法。利用參考較早已壓縮的畫面、周圍已壓縮的區塊、以及壓縮中間的暫時結果，去對現在壓縮中的現在區塊進行內容的分析。當必須減少運算複雜度，以因應減少功率消耗的需求時，演算法可以根據分析結果優先停用貢獻較少的壓縮工具，已達到功率消耗及壓縮品質拉鋸下的最佳化。在硬體層面，我以提出的低功率移動估計模組為基底，在系統上增加參數化的彈性及可重組硬體的設計，以支援具功率感知的演算法。同時在電路層級也實作了時脈限制閘裝置，當壓縮工具模組因被功率感知演算法關掉的情況下，可以進一步將其時脈也同時關掉，藉由減少靜態功率消耗來進一步的省電。最後我們在.18毫米製程下將整個低功率且具功率感知之H.264影像壓縮晶片進行實作，相較於之前H.264影像壓縮晶片，可以在不損失壓縮品質下節省80%的功耗。此外也可以依據不同的需要去調整10到40微瓦的功率，根據影像內容有效率的換取平均2dB的壓縮品質。 在本篇論文的第二部分，針對植入性神經輔具的應用，我提出了整合多個異質性運算處理器在一個平台式系統級晶片上，未來可望用於治療癱瘓或是癲癇等神經功能障礙之病患。隨著科技的進步及時代的演進，在利用半導體技術來提供人類物質享受的消費性產品之後，將這類科技應用在生物醫療產業上以解決人類健康問題已成為未來的新趨勢。植入性神經輔具主要用於治療因意外或疾病產生之神經失調或神經功能障礙。比如說即將納入健保用來治療帕金森症的深腦刺激器、目前市場快速成長給失聰病患使用的植入式耳蝸、以及進入人體試驗階段讓盲人復明的人工視網膜。我所針對的是擷取腦訊號並加以處理之神經輔具應用，主要治療目標病症為癲癇及脊椎受傷癱瘓的病人。在這一類的研究領域，早先的硬體設計重心放在結合前端的微電極、用來放大濾波及數位化微弱腦訊號的類比前端介面電路。然而為了更進一步實現神經輔具應用，智慧型數位處理元件及整合性系統電路是必須的。 對於可植入系統，面積微小化及低功率消耗是兩個很重要的硬體參數。在腦訊號處理方面，如果單獨使用一般目的處理器，會因為針對性不夠使面積及能量消耗沒有效率，同時也可能不符合及時處理的應用需求。使用應用特定之特製化平行處理單元，會喪失許多演算法開發的彈性，而這些彈性對於生醫應用來說是很重要的。在分析腦訊號處理的演算法後，我發現對於原始連續訊號的前置處理，如數位濾波、雜訊分析移除、空間時域及頻域的轉換及訊號特徵擷取是資料量最大且運算複雜度較高的部分。這些前置處理一般來講演算法比較固定，運算程序比較規則。因此我們將這一類的演算法以應用特定之特製化平行處理單元去做運算加速，以提升硬體在面積和能量消耗的效率。當訊號的特徵被擷取出來後，下一步就是做腦訊號的模型重建及解碼。相較於原始訊號，被擷取出來的訊號特徵其資料量大幅減少，運算量也應此大幅下降。同時腦訊號模型重建及解碼演算法會根據應用及環境的不同而有所差別，運算流程也較為複雜，因此這一類的演算法我們用一般目的處理器來實現。最後我們將一般目的處理器及應用特定之特製化平行處理單元，在平台式系統架構上進行整合，同時也加入了多通道可程式化的電流刺激類比電路，成為一個可將輸入之神經訊號翻譯為輸出之刺激電流的閉鎖式神經輔具系統晶片。 在這個神經輔具系統級晶片中，最為關鍵的就是應用特定之特製化平行處理單元的設計。在本篇論文中，我針對兩種不同的腦訊號及應用設計了其相對應的特製化處理單元。第一個是針對ECoG訊號用於癲癇控制系統的癲癇發作預測單元。癲癇發作為人腦不正常的同步放電，世界上約有1%的人口患有癲癇。傳統用藥物控制或腦切除療法有其後遺症及不適用人口。現在發展中的新療法為即時的癲癇預測並且用電流刺激中斷腦共振的不正常放電。要即早預測出癲癇的發生，非線性分析用來計算腦的亂度一般比線性分析有更好的效果。但非線性分析在硬體上需要較多的記憶體需求及運算複雜度。為了符合植入式硬體小面積低功率的需求，我先對非線性亂度分析演算法中的積成相關係數演算法進行硬體導向之簡化。使它簡化後在不影響偵測的正確率下，能夠有效率的在積體電路上實現。最後也將系統需要的FIR濾波器及KNN分類器進行實作，並整合前端的類比放大數位化電路，達到腦訊號輸入，偵測結果輸出之智慧型腦感應元件。90奈米製程的實做結果顯示，平均一個通道的癲癇預測只需消耗掉25微瓦的功耗及1平方毫米的面積。 第二個應用特定之客製化平行處理單元，是用來分析腦皮層侵入式電極所擷取之神經元訊號，應用於脊椎受傷癱瘓的病人。脊椎受傷癱瘓後，人腦還是可以正常運作，因此這種系統就像是一個智慧型腦感應器，能擷取分析腦訊號，將其轉譯成其背後的含意，用來控制體外的制動器如機器手臂或電腦，使癱瘓的病人能夠重獲自主能力。要對腦訊號進行翻譯，第一步就是要將腦皮層中的神經元訊號進行資料抽取的運算，這種運算叫做神經元脈衝偵測與分類。為了支援128通道平行的神經元脈衝偵測與分類，傳統採用全平行化架構，將單一通道神經元分類處理器複製128套，用以支援128通道的及時運算。這種全平行化架構對於面積消耗太大，不符合應用的需求，因此我們提出了用心跳陣列對於不同通道的腦訊號進行儲存與排序，將不同通道的處理折疊在同一個運算單元，以硬體的分享概念來達到面積的最佳化。這種面積的最佳化也會讓硬體的漏電流下降。然而在折疊式硬體架構，會在心跳陣列中產生出額外的功率消耗，因此動態功率的會大幅上升。因此我們進一步的做平行化折疊式架構的分析，最後在功率及面積都考量的狀況下，可以節省92%的硬體，符合植入性硬體的小面積功耗的需求。