• 學位論文

存在於互補式金氧半電感電容式振盪器之相位雜訊對偏壓電流依賴度之分析

在無線通訊系統中，本地振盪源扮演了一個很重要的角色。其中本地振盪源通常是由一個頻率合成器所實現，以確保有穩定以及精確的頻率輸出。進一步地，在大部分的應用中，頻率合成器之相位雜訊嚴重地影響了整個傳送接收機之雜訊效能。身為一個在頻率合成器中之重要電路，壓控振盪器的雜訊將主宰在熱雜訊頻帶之相位雜訊。因此，為了使設計者對於相位雜訊有更進一步的理解，更深入的理論定性分析是必要的。 本論文主要研究方向在探討相位雜訊對偏壓電流依賴度之關係。針對一個電感電容式之壓控振盪器，其主宰的雜訊源主要來自電感之等效並聯電阻、閘極之寄生電阻、金氧半電晶體、以及偏壓電路。當相位雜訊被不同之雜訊源所主宰，相位雜訊對偏壓電流依賴度將會有所不同。另外，本論文提出了一個簡潔的相位雜訊公式，用來支持本論文的定性分析。針對一些給定的系統參數，此相位雜訊之公式也可初步預測電感與電晶體所需要的設計參數與尺寸。 相位雜訊對偏壓電流依賴度之分析是以一個5.4兆赫茲的電感電容式之壓控振盪器所實現。經由此顆使用台積電0.18深次微米製程之壓控振盪器，相關量測結果顯示相位雜訊確實與偏壓電流有性質上的關聯。當然，量測結果也將連帶與模擬結果以及理論模型曲線一起比較。最後，包含ESD防護電路，整個晶片所耗面積為1320 x 1190 um^2。

• 學位論文

結合雙載子及場效電晶體的單石積體結構之成長技術研究

本研究以有機金屬化學沉積法(Metal Organic Chemical Vapor Disposition, MOCVD )成長雙載子、場效電晶體單石積體結構(BiFET)。我們所使用的BiFET結構，其下層為AlGaAs PHEMT結構，而上層為InGaP HBT結構，其中HBT的次集極層也同時用作PHEMT結構的接觸層。我們在次集極層下成長一層heavily n-doped InGaP，作為etching-stop layer，用以控制gate recess的深度位置。整個完整BiFET結構在同一次磊晶成長中完成。我們使用電容-電壓量測、van der Pauw量測、高解析度二次離子質譜術、光激螢光譜及x-ray diffraction量測分析PHEMT的特性，並發現成長HBT的thermal cycle，會造成heavily n-doped InGaP layer及donor layer中Si原子的外擴散，致使PHEMT的片電子密度(sheet electron density)增加及電子移動率(electron mobility)下降。我們在本研究中降低HBT的成長溫度，成功地減少heavily n-doped InGaP layer及donor layer中Si原子的外擴散，使得PHEMT能夠維持原有的特性，且HBT的直流特性也能維持與較高溫成長HBT時相同的特性。

• 學位論文

可重組面積優化渦輪解碼器之演算法與積體電路設計

隨著多媒體服務的快速成長，為了取得在雜訊通道中可靠的資料傳輸，渦輪碼（convolutional turbo code）已經廣泛地應用在無線通訊系統中，並且成為這些系統中前饋式錯誤更正（forward error correction）機制之一。此外，多數前瞻的無限通訊標準會採用不同的渦輪碼機制，例如：單二元（single-binary）渦輪碼與雙二元（double-binary）渦輪碼，並且伴隨著各式各樣的框架大小與吞吐率。因此，一個專為應用於多標準渦輪解碼的可重組化且面積優畫的硬體設計是相當重要的。 適用於高吞吐量渦輪解碼，以視窗解碼（window-based decoding）為基礎、平行且可量化的最大事後機率演算法（maximum a posteriori algorithm，MAP）廣泛地使用於處理任何框架大小的解碼。本論文第一部份提出三種將平行視窗（parallel-window，PW)）與綜合視窗（hybrid-window，HW）以面積優化結合的MAP解碼，可以在平行視窗MAP解碼與綜合視窗MAP解碼間切換。為了驗證所提出的概念，一個單位元與雙位元雙模式2PW-1HW MAP處理器以0.13 μm CMOS製程實現在一顆面積1.28 mm2的晶片上。這顆原型晶片在操作頻率125 MHz下可以達到500 Mbps的吞吐率且解碼面積效率為3.13 bits/mm2。適用於多標準系統，五顆雙模式2PW-1HW MAP處理器即可達到WiMAX與LTE渦輪解碼所預期的吞吐量。 由於渦輪解碼的疊代運算造成了解碼時很高的記憶體功率耗損。本論文第二部份提出了低成本低功率的追回式（Traceback）最大機率演算法來降低狀態記憶體快取（state metrics cache）所耗損的功率。針對雙二元最大機率演算法，以二乘二為基底和以四為基底的追回式架構提供了功率消耗與操作頻率的選擇架構。這兩個架構可以為雙位元渦輪解碼器取得約7%的功率下降。一個高吞吐量採用二乘二為基底追回式架構的12模式WiMAX渦輪解碼器以0.13 μm CMOS製程實現在一顆面積7.16 mm2的晶片上。這顆原型晶片在操作頻率100 MHz下可以達到115.4 Mbps的吞吐率且解碼面積效率為0.18 bits/mm2、能源效率為0.43 nJ/bit per iteration。 本論文第三部份提出一個可以同時支援單位元和雙位元渦輪解碼的雙模（單位元�雙位元）以四為基底的最大機率演算法。這個雙模最大機率演算法的運算模組與存取單元在以達到高面積使用率的考量下被設計出來。與一個沒有硬體共用的單位元和雙位元最大機率演算法處理器來做比較，所提出的雙模最大機率演算法處理器可以減少約45%的面積。為了驗證所提出的概念，一個高吞吐量採用二乘二為基底追回式架構的35模式WiMAX/LTE渦輪解碼器以90 nm CMOS製程實現在一顆面積3.38 mm2的晶片上。這顆原型晶片在操作頻率164 MHz下可以達到241.2 Mbps的吞吐率且解碼面積效率為0.43 bits/mm2。 總結本論文所提出上述三種面積優畫迴旋渦輪解碼的設計方式，皆可同時應用在任何前瞻通訊系統的渦輪碼中，本論文並針對目前廣泛使用的通訊標準，以三顆不同應用的原型晶片來驗證所提出這三種面積優畫迴旋渦輪解碼的設計方法。

• 學位論文

低溫製程高介電係數閘極介電層之金氧半元件特性研究

近年來，由於顯示器使用之玻璃基板，以及軟性電子之可撓性基板，需要將製程溫度控制在低溫環境下，使得以低溫成長之高品質閘極絕緣層技術受到高度重視。而隨著元件製程技術的持續進步，使用在元件中的閘極介電層厚度也快速降低，造成直接穿隧效應，而產生大量之閘極漏電流及元件關閉時之功率消耗。為了減少閘極漏電流及增加電流驅動能力，使用具有較二氧化矽為高的介電常數的金屬氧化物，如氧化鉿、氧化鋁，被廣為研究討論。此類金屬氧化物在適當之低溫製程之下，可得到優良之電特性及化學穩定性，因此非常適合於先進元件製程技術之應用。 本論文第一部份，首先以室溫陽極氧化技術在半導體基板上先形成超薄二氧化矽絕緣層，之後再將金屬鉿(Hf)在室溫下濺鍍於傾斜晶片上形成金屬薄膜，此傾斜晶片濺鍍法，可在單一晶片上形成不同厚度之薄膜，有助於氧化層之特性分析。之後，再將晶片浸泡於適當濃度的硝酸中，使金屬薄膜氧化成為堆疊式高介電係數金屬氧化層，進ㄧ步再分析氧化層之電特性以及材料特性。 接著，我們提出一方法，可以改善已成長好的高介電係數閘極絕緣層的介面缺陷密度及提升其穩定度。此方法為成長氧化層後再進行後續補償，利用室溫陽極氧化補償方式，將已成長之氧化鋁以及氧化鉿介電層置於純水中，施加以直流疊加交流之電場，而進行陽極氧化修補，再佐以適當之退火製程。可提昇氧化層特性如漏電流、缺陷密度、穩定度等。預期此室溫下後續氧化層補償方法，將可應用在以不同製程成長之氧化層，進行後續補償，以改善絕緣層電特性及提升穩定度。 最後我們提出在室溫濺鍍過程中，對金屬鉿及金屬鋁進行直接氧化(in-situ oxidation)，形成堆疊式-氧化鋁/氧化鉿/二氧化矽之量子化結構高介電係數絕緣堆疊層，由於採用高介電係數堆疊氧化層，有別於現今廣泛使用的氮化矽非揮發性堆疊式記憶體，可有效改善記憶體元件操作速度。此堆疊式-氧化鋁/氧化鉿/二氧化矽結構利用氧化鉿中的缺陷(traps)來儲存寫入的電荷，改變元件的臨界電壓，進而達到儲存資料的功效，並可透過反向電壓，直接進行資料讀取，容易進行資料之快速存取。本論文並對此堆疊式氧化層中的電荷是如何進入，以及注入的電荷如何被缺陷所捕捉等物理機制，進行探討。此堆疊式結構及低溫製程方式，可提供未來軟性電子之記憶體元件發展參考。

• 學位論文

以低溫多晶矽薄膜電晶體製程實現之全數位式鎖相迴路設計

本論文使用3um LTPS TFT製程設計一個全數位式鎖相迴路，用來產生倍頻的時脈，本鎖相迴路的輸出頻率範圍是0.625MHz~12MHz，倍頻範圍是1~30倍，模擬結果時間解析度粗調是5.6ns，微調是0.25ns，而量測結果粗調的時間解析度為8ns。鎖相迴路在電路的應用上是一個重要的模組，近年來發展的潮流也是朝全數位化發展。全數位化的好處是電路對製程的變異性不敏感、電路更改製程容易等。

• 學位論文

以視覺為基礎之人類動作辨識的演算法及架構分析

以視訊為基礎的人類行為辨識技術提供了許多與電腦視覺相關的重要應用，包含多媒體娛樂、安全監控、互動式環境、視訊分析與生物行為特徵等等。行為辨識演算法和系統中，最重要的挑戰來自人類與機器間的語義鴻溝，需要擷取有意義的物體特徵和設計有效的運動模型，來讓電腦正確理解畫面中所呈現的真正運動含義。第一個挑戰是物體特徵的選擇，這些特徵不只要能有效的用來區分各種行為，還必須能在真實環境中，包雜訊、遮蔽和陰影的影響之下，都還能被取得並正確表達，因為只要有任何的誤差，都會導致後面運算的結果錯誤。第二個挑戰是建立人類的行為模型，這個模型必須精準地描述且能區別不同行為的差異。此外，該模型描述多少局部和全域特性，模型本身的維度大小的決定，都要考慮動作本身的性質和測試資料的多寡。本篇論文以無控制器的遊戲平台和遺棄行李的偵測系統，來分析如何設計以視覺為基礎的人類動作辨識。其中包含兩個部分第一部分討論如何取得大部分行為辨識的共同特徵，即物體的軌跡，而第二部分針對這兩個應用討論如何設計行為模型。 在第一部分中討論三個和物體追蹤有關的模組：影像描述子、物體追蹤演算法和多攝影機間的多物體關聯。我們以MPEG-7中所提出的色彩結構描述子來描述影像，因為它可以被利用於物體的追蹤。為了要讓本描述子得以用在即時系統上，針對大量重複讀取的結構方塊影像資料，設計平行化架構且共用相鄰像點來降低95%的外部影像資料讀取。另外利用區域化的統計直方圖，來減少結構方塊本身像點的重複讀取達75%。本色彩結構描述子的硬體架構實現在聯電 0.18um製程，晶片面積為1.37x1.37mm2，工作頻率為31MHz，功率消耗為89mW。處理畫面大小為 256x256，速度為每秒30張。 在物體追縱演算法的實現，我們選擇粒子濾波器，它是大家公認對於非線性運動或是non-Gaussian運動的物體有非常好的追縱效果。然而，以視覺為主的物體特徵，如色彩統計直方圖，在運算上相當花費時間，使用粒子濾波器配合色彩統計直方圖相當難被用在即時應用上。在此針對粒子濾波器本身的特性，在粒子層級展開平行來加速運算，且針對利用率不高的色彩統計直方圖需要龐大的記憶體來儲存，提出用可定位內容記憶體的概念，大幅度減少所佔用的面積達整個晶片的33.7%。這個架構被實現在聯電 90nm製程，規格訂在畫面720x480，在追縱物體總面積為128x128，滿足每秒60張，在總面積為64x64的時候，每足每秒120張。晶片面積為1.99x1.88mm2，工作頻率為200MHz，功率消耗為296mW。 對於公共環境的安全，其中多攝影機間的多物體空間關聯，我們提出一個全域最佳化的方式來提升關聯結果。在產生物體特徵時，由於在真實環境底下，沒有一個完美的特徵擷取方法，無論何種方式都會有一定程度的雜訊干擾，若用傳統的最近鄰居或是貪婪法，雖然可以確定該關聯結果自己有最大可能性，但是不能保證從全域的觀點，所有的關聯是最佳的可能性。我們提出的最佳化方式，是利用最小泥土搬運代價(earth mover’s distance)的概念，針對每一個可能的配對，從所有的組合找出最佳解。該方法達到關聯全域最佳化，且它是在一般距離計算的上一個層級，所以它可以被各種不同的物體特徵和距離計算方式所採用。實驗結果與傳統的最近鄰居或是貪婪法相比，整體正確率平均提高10.5%。而且本方法計算量極低，在整個系統中是可被忽略，例如當不同畫面中共有的物體數量平均為26個時，以3GHz的中央處理器來模擬，計算速度可達每秒處理3381 張畫面。 本論文的第二部份包含利用非參數、參數化方法來實現無控制器的遊戲平台，和用知識為基礎的遺棄行李的偵測系統。我們非參數的方法選用以磁磚和移動向量為基礎的特徵，來讓使用者用全身的動作去模擬排球和足球守門員的動作，進而控制遊戲中的角色。選用磁磚和移動向量的原因主要是這個特性被大量視訊壓縮技術所採用，也就是當一個攝影機系統拍得畫面之後就會取得的資訊。而磁磚化的概念將地區性的特徵給表現出來，即接近模擬人體四肢在不同的位置所呈現的特徵。本方法與前人的時空樣板法相比較，平均來說效果好13%。時間序列參數法我們採用從粒子濾波器所取得之人體關節的運動軌跡來當做動作描述子。每條軌跡先被轉換成符號序列，然後採用兩種軌跡轉換符號方法和兩種表示方式來進行實驗。最後結果顯示以固定時間長度的符號和符號統計直方圖的組合，對於這些運動類，短動作的效果最好，正確率平均達96.7%，本結果亦比前面的非參數法好7%。 遺棄行李本身代表一個潛在的公共安全危機，尤其是炸彈式的攻擊。要辨識出哪些是行李，哪些是擁有人，確認是否有行李被遺棄，是遺棄行李的三個主要問題。然而，大多數解決這類方法都將它表示成物體追縱的問題，而去追畫面當中所有的前景物體，這造成現實即時應用上有著相當大的困難。我們提出區域化選擇性追縱的概念，首先利用交集前景取樣的結果來判斷哪裡可能是靜置物體，然後選擇性追縱該物體周圍最近的人類。由於在監控環境攝影機是俯角拍攝，人頭和肩被其他物體遮蔽的可能性最低，我們選擇頭肩輪廓的特徵來判斷及追縱擁有人。最後結果在公共的測試資料上均能偵測出行李遺棄的事件，和標準警報時間的差異約在-2.36~+6.8秒之間，採絕對值之後，平均差異為2.7秒。 本論文整合上述所有用在行為辨識系統上的核心模組，根據他們的運算特性及性質，設計高效率的硬體架構和高準確度的演算法。可供後續研究者參考並延伸其性能和應用。

• 學位論文

可程式化三角波調變的展頻時脈產生器

隨著高速數位存取介面迅速的發展，連接主要裝置與外部裝置的高速串列式連結越來越受歡迎，例如Serial AT Attachment (SATA)是最先進的外部儲存介面之一，傳輸速率已經高達3Gbps以上，在不久將來更會達到6Gps。但伴隨愈高速的傳輸速率，訊號會帶來更嚴重的電磁干擾。因此SATA系統需要能以調變頻率30KHz ~33KHz向下展頻5000ppm來降低電磁干擾。 展頻是一種犧牲訊號的完整性來降低電磁干擾的特殊技巧。因為電磁干擾與時脈抖動(jitter)是一個取捨的關係，因此本論文提出一個特別的方法能降低電磁干擾效應且能兼顧時脈完整性的展頻時脈產生器(spread spectrum clock generator，SSCG)。除了在頻域的電磁干擾衰減量，考慮展頻時脈在時域上所造成的影響才是更重要的部分因為在串列資料傳輸的過程中訊號在時域上的完整性是非常重要的議題。 我們使用互補式金氧半電晶體0.18μm的製程來設計晶片，本論文提出一個具有可程式控制展頻量的展頻時脈產生器，此技術是利用儲存在上下數計數器的數位資料來控制展頻量，而上下數計數器的時脈是由一低頻的整數-N頻率合成器來提供，使得調變頻率可維持在一個定值，因此我們可依系統需求來動態地調變展頻量使得在電磁干擾與時脈抖動之間可得一組最佳的值。

• 學位論文

考慮障礙物之最短直徑直角史坦納樹建立

在現今的超大型積體電路設計中，繞線問題一直扮演著重要的角色，許多有效的演算法不斷的提出。 而主流的SoC (System on Chip) 設計中，既有的IP block、macro cells 和預先繞好的線路等，都可視為繞線問題的障礙物。二維平面包含障礙物的繞線問題在許多前人的研究下，也提出多種有效的演算法。 本論文提出一種不同於以往只考慮總線長的演算法來處理二維平面包含障礙物的繞線問題，在同步電路中，最長的路徑被視為是影響整個系統的關鍵，我們提出的演算法在於能降低繞線結果的半徑，即最長的節點到節點的路徑。 實驗結果顯示我們的演算法相對於只考慮總線長的繞線方式能夠確實的降低繞線結果的半徑。

• 學位論文

矽奈米線於化學感測器應用之技術研發

近年來，採用半導體製程技術製作的化學分子、生物分子感測器，引起廣泛的注意與研究。在本論文當中，我們採用由上至下的製程方法製造出矽奈米線電性元件，並此元件作為化學感測器成功應用於酸鹼值、生物分子的偵測上。 本實驗以奈米金粒子為觸媒，使用低壓化學氣相沉積系統，合成所需的矽奈米線；並藉由介電泳的方式，將被震落在酒精溶液中的矽奈米線，跨接到準備好的電極兩端。最後，加上快速熱退火、保護層製作等後段製程，製造出所使用的矽奈米線元件。 同時，在本實驗中，為了將矽奈米線轉換成化學感測器使用，我們完成了蛋白質固定化的技術；藉由此技術的幫助，我們可以選擇性的在矽奈米線的表面，置放上一層分子辨識器，作為化學分子、生物分子感測之用。 最後，在本論文中，我們成功的將元件應用於酸鹼值的量測、卵白素的量測。

• 學位論文

利用一新式電容放大技巧之展頻時脈產生器設計與製作

電子產品容易對周遭零件產生電磁輻射干擾(EMI)，隨著電路操作速度越來越快，其影響越甚，展頻技術是一解決此問題的有效方法，一建構在對鎖相迴路中的壓控震盪器直接調變的機制以達到展頻效果之方法被提出，然而此方法中對迴路頻寬的要求必須遠小於調變訊號頻率，換句話說，在電路實作上，必須利用相當大的被動電容，在此論文中，亦提出一電容放大技巧來解決此問題。 第一章簡單摘要鎖相迴路，包括其線性模型，雜訊源，和各組成區塊設計時所應注意事項。 第二章主要在介紹展頻時脈產生器之基本觀念，包含基本原理，調變頻率、調變輪廓和展頻量之間的關係，以及展頻對於時脈在時域下的影響，最後摘要介紹四種電路實現的方法。 第三章介紹提出之雙迴路電容放大技巧，並與相關文獻作一整理比較。 第四章提出一展頻時脈產生器，其調變路徑直接對壓控震盪器作用達到展頻效果，此章節包含行為模擬與系統分析，所提出之架構利用TSMC 0.18μm 1P6M CMOS製程製作，量測結果並於最後呈現。 第五章實作另一操作於X-band 應用中的展頻時脈產生器，並提出一對充電汞之補償機制，以增加其電流匹配程度。