• 學位論文

延遲鎖相迴路時脈產生器

鎖相迴路被廣泛使用在頻率合成，然而近年來延遲鎖相頻率產生器也逐漸受到重視，延遲鎖相頻率產生器繼承延遲鎖相迴路的優點，如快速鎖定、無條件穩定以及不會累積雜訊等，但是延遲鎖相迴路有鎖定範圍的問題，必須加入額外的電路來避免這個問題的發生，如啟動控制電路。 隨著積體電路速度上的要求越來越高，傳統延遲鎖相迴路時脈產生器不易達到，現今的文獻中，在4G以上的操作頻率下，邊緣結合器都需使用電感，本論文將提出一個不需用電感即可操作在高速的邊緣結合器，實驗結果證明可以操作在7.5G ，peak-to-peak jitter 為11ps，另外傳統的啟動控制電路架構簡單，但高速下操作時，會有時序上的問題，造成Setup上升為High時，Clkref訊號已經為High，使得相位頻率偵測器的反應時間變短，超過相位頻率偵測器的速度限制，造成錯誤鎖定。我們將提出一個改進的啟動控制電路，使得啟動控制電路也可以在高速下操作，可操作最高頻率約為相位頻率偵測器最小脈波寬度的倒數，最低速度則只受限於延遲線的延遲時間。 第一章為我的研究動機以及延遲鎖相迴路時脈產生器的應用。 在第二章中，會針對2種時脈產生器的基本原理做一介紹。此外將會介紹近年來延遲鎖相時脈產生器的發展。 延遲鎖定迴路的各子方塊及其功用會在第三章中做介紹，電路設計的要點亦會予以討論。 第四章我們將提出一個大鎖定範圍的高速延遲鎖定迴路頻率合成器，各個子方塊電路的模擬結果會在此章呈現。 第五章為最後的結論。

• 學位論文

微波多層被動電路之佈局對電路檢查的後段：使用權重之電路比對

本篇論文提出了一種演算法來比對微波多層被動電路中電路圖網路表和佈局圖網路表的差異。根據節點相鄰的電感值和電容值來給予每個節點一個權重，再根據權重點進行節點配對。由於微波電路中元件的排列具有對稱性，可能會找到很多種可能性的配對，所以我們提出了一個評分的策略來找出最相似的配對組合。此演算法可比對電路圖網路表和從佈局圖萃取出來的網路表來幫助使用者驗證佈局圖，也可以指出在佈局圖網路表中缺少或是額外多出的元件來幫助使用者快速找到錯誤。

• 學位論文

快速診斷組合邏輯與掃描鏈橋接錯誤之結構化簡技巧

本論文提出四種組合型電路與掃描鏈短路型錯誤的模組，這種短路型錯誤的一端是屬於組合型電路，而另一端屬於掃描鏈。根據實驗結果顯示，此種組合型電路與掃描鏈短路型錯誤有別於所有已知的錯誤，而是會受到掃描進入的影響。本論文使用一個鄰近電路配對擷取演算法去利用電路的實體設計布局快速找出可能發生短路的相鄰電路組。本論文提出兩組結構化簡技巧快速去除不可能的電路組以增進程式執行速度。在ISCAS’89基準電路的實驗顯示，平均而言對組合型電路與掃描鏈短路型錯誤的診斷結果準確率為最多四組鄰近電路配對。當錯誤資料相當有限時，本論文提出的技術仍然十分有效。本論文展示了以軟體診斷組合型電路與掃描鏈短路型錯誤的可能性。

• 學位論文

鍺量子井系統中激子與光吸收之理論研究

光調變器是光通訊中極為重要的元件，其中最有效之調變機制為量子侷限史塔克效應(Quantum Confined Stark Effect)。於矽基板上成長之鍺/矽鍺化合物(Ge/SiGe)量子井中已證實有極大之量子侷限史塔克效應，可達高速調變，並可應用於長波長及商用通訊之C波段(~1530-1565 nm)之操作。此結果能有效應用在具高速調變、低驅動電壓、體積小之光電元件上；並可有效限低製作成本。 本論文中，基於三種激子模型(二維、三維及非對稱性之三維)的變分法來探討Ge無限量子井及Ge/Si0.15Ge0.85有限量子井中基態直接能隙之電子與重電洞(e1-hh1)所形成之激子現象。對於有限量子井而言，導電帶之nonparabolicity效應在部份計算也有納入考慮。激子半徑、遷移能量、束縛能量及振子強度之值為針對不同量子井厚度於不同之垂直偏壓抑或是不同之垂直電場變化下計算所得。對於無限及有限量子井，在較寬的量子井厚度及較強的偏壓/電場下，激子都會變弱。 三種激子模型有進行比較，顯示三維模型可適用於無限量子井之模擬計算。而對於有限量子井(含nonparabolicity效應)而言，在較薄的量子井厚度下是較接近二維模型，隨厚度變寬則接近非對稱性之三維模型。且對此有限量子井，最小之激子半徑及最大之振子強度發生在1.6 nm，即證明此Ge/SiGe有限量子井系統即使在很薄的量子井厚度下也具有很強之量子侷限功能。對於沒有考慮nonparabolicity效應的有限量子井，利用三維模型探討其直接吸收比上非直接吸收之比率，證實有大範圍之量子井厚度區域(~5-15 nm)可以在長波長之操作範圍提供很穩定之激子吸收及對比比率。最後，nonparabolicity效應可強化激子效應，特別是對於較薄之量子井；且本研究之結果與其他實驗結果及模擬計算結果極為接近。

• 學位論文

垂直式鍺熱光調變器之製作與量測

光纖通訊已普及於高速網路、量測儀器等各式資料傳輸，因此本論文將研究其中最關鍵之光調變器元件材料和其製作方法。光調變之型態分兩種，一為直接調變，即直接調變雷射光源;另一則為間接調變，即固定雷射光源輸出，使光進入調變器元件後，進行外部調變。此兩種調變方式各有好處，直接調變法較簡單，只需要單一元件，而間接調變器擁有低失真度、高對比度、高操作速度等優點。其中，已有許多研究是關於間接調變器元件，包括電光調變器、電致吸收調變器與熱光調變器等多種調變器，本論文將研究“垂直式鍺熱光調變器之製作與特性”。 此研究主題分為三大部分：一.製作絕緣層上覆鍺(Ge-on-insulator, GOI)之基板，二.在此基板上製作垂直式鍺熱光調變器元件，三. 架設各項光學量測系統與量測。在材料部分，使用鍺作為此熱光調變器之材料，主要是利用加熱鍺，使其吸收係數曲線產生位移，進而達成光調變之效。因為鍺之吸收係數曲線在1550 nm處具有非常陡峭且高係數之吸收，故在單位溫度變化下，光吸收係數曲線即會有顯著的變化，且1550 nm為通訊波長，此波段之光調變在光纖通訊與光電元件上具有極大之效用。首先本論文建立一套GOI低溫黏合製程技術，並在此GOI基板上製造出“垂直式鍺熱光調變器”。操作方式是令光進入元件後，再利用外加電壓於鍺兩側的電極來加熱(resistive-heating)鍺區域，造成其溫度上升並改變鍺之吸收係數，進而控制通過共振腔之光強度，並在反射光譜圖上產生紅位移，以達到調變的效果。為了要將垂直式鍺熱光調變器元件最佳化，故將元件上的鍺之體積作微縮化，並於鍺上沉積一層二氧化矽，作為抗反射層之用，將能提高元件之操作速度與調變對比度，最後藉由光連結系統以及光量測系統的架設，量測光調變器元件之光譜圖與電-光曲線。在1 V(0.7 mW的加熱功率)的偏壓及1553 nm的波長下，其光調變對比度與光調變上升/下降響應時間分別可達5.4 dB，540 ns與600 ns，且在4 mW的加熱功率及1554.4 nm的波長下，其光調變對比度可上升至7.1 dB，而光調變上升/下降響應時間可降至240 ns 與210 ns，故以此方式做成的光調變器元件具低操作電壓、製程步驟簡單、低溫製程(< 400 ℃)等優點，極有商用化之潛力。

• 學位論文

鍺錳稀磁性半導體之光激發螢光光譜分析

在這篇論文中我們將先簡介半導體產業的發展現況，及稀磁性半導體的崛起以及已知的應用。 在第二章中將探討使用分子束磊晶系統（molecular beam epitaxy, MBE）所成長之IV族稀磁性半導體—鍺錳合金（GeMn），從物理背景到近年來自各界的研究成果。接著介紹稀磁性半導體在光激發螢光頻譜（photoluminescence, PL）在中低量磁場中的變化，分別討論下列各個效應的物理背景：塞曼效應（Zeeman effect, 原子因處在磁場裡, 而其譜線發生分裂的現象）、反磁性位移（diamagnetic shift）、以及電子自旋之sp-d軌域交換交換效應（sp-d exchange interaction）造成的光譜偏移現象。 第三章我們簡介實驗樣品之材料，回顧一些同樣成長條件的特性量測結果，以及光激發螢光光譜實驗的方法架構。 最後在第四章將討論光激發螢光光譜的結果並且使用Matlab來進行光譜峰值能量偏移的模擬。

• 學位論文

高開路電壓之串接非晶碳化矽薄膜太陽能疊電池

在本論文中，首先探討非晶碳化矽薄膜的結構、光學及電學特性以便選擇非晶碳化矽太陽能電池的成長參數。接著利用此材料寬能矽的優點引入太陽能電池製程中作為太陽能電池的透光層以獲得更高的開路電壓。此外，為了提供足夠的電壓以便應用在電子元件的電源供應，我們成功的製造多層堆疊非晶碳化矽p-i-n太陽能電池。其兩層及三層堆疊非晶碳化矽p-i-n太陽能電池的開路電壓分別提升到1.54伏特及2.38伏特。接著，為了達到提供足夠開路電壓(ex.大於15伏特)的目的，我們成功串接了九顆pin-pin-pin非晶碳化矽太陽能電池並得到16.6伏特的高開路電壓，而在串接過程中開路電壓及短路電流造成的損失分別為12.5%及17.5%。

• 學位論文

以自我防護機制為基礎的主動式積體電路量測技術

於設計一積體電路時，存在許多只被其設計者知曉的設計決策。這些設計決策可被用作於不昂貴且安全的設計保護機制。在這樣的原則下，我們提出一個主動式積體電路量測技術，它可以保護設計者的智慧財產權不被未經授權的使用以及抵禦反向工程的危害。不僅僅對智慧財產權的提供者，它也對積體電路設計公司帶來了幫助。 考慮以往的主動式積體電路量測技術，其大多在原本電路中額外添入加/解密電路或模糊電路。不同於過去的作法，我們採用了現有電路中的元件來達成安全的保護機制。這樣的法則對於設計流程，如驗證、測試等等，帶來的影響是最小的。我們提出的作法的可行性來自於被保護設計中，存在許多擁有普遍可到達狀態的誘導電路。我們的作法是完備的，它可適用在所有的同步循序設計。利用嵌入一個稱做映像限制器的硬體元件，一個不存在普遍可到達狀態的設計依舊可以被保護。實驗數據顯示，即使不使用映像限制器，所有的ISCAS 及ITC電路皆可被保護，並且其帶來的硬體負擔幾乎是可忽略的。

• 學位論文

高介電係數氧化鉿閘極介電層金氧半電容元件之不均勻特性分析

等效氧化層厚度(EOT)通常由內含四個假設的元件參數在雙頻率電容量測下推導得出。然而, 等效氧化層厚度只是不包含有任何元件不均勻特性的有效數值。在文章中，不均勻特性將經由分析深空乏區的電壓電容(C-V)曲線而取得。當我們細察由電容電壓曲線轉換而得的表面電壓對閘極電壓( )曲線，可發現曲線斜率與理論值有所偏差。藉由不均勻假設以及引入適當的均勻度參數修改轉換公式，深空乏區的電容電壓曲線可獲得很好的模擬。因此，每個元件獨有的均勻度參數將可取得，並得以利用參數的數值分析元件的不均勻程度。在此同時，可指標與不均勻程度相消長的均勻度參數 也被定義。 至於電流電壓曲線，經由多種不同元件面積等條件及崩潰特性分析來觀察以二氧化矽及有初始界面氧化層和沒有初始界面氧化層的二氧化鉿等材料做為介電層的電容元件的不同機制，結果發現雖然高介電係數材料比傳統材料二氧化矽擁有較佳阻遏漏電流的能力，二氧化鉿介電層明顯較二氧化矽材料對實驗條件敏感。並且介於基板及二氧化鉿層之間初始界面氧化層的重要性也不容忽視。結論是對於發展對高介電係數材料的良好運用依然有許多研究空間。

• 學位論文

應用於無線感測網路之微控制器設計

在老齡化的社會中，遠端照護將會是未來的重要需求。隨著半導體製程技術 的進步，將數位電路、類比電路、以及高頻電路整合於系統單晶片中已經可行。 系統單晶片可使無線感測網路感測節點的單價以及體積大幅降低，可適用於遠端 照護之需求。 我們利用台積電0.35μm Mixed-signal 2P4M CMOS 製程完成了一應用於無線 感測節點之系統單晶片。其中包含了微控制器、類比數位轉換器、儀表放大器、 轉阻放大器、類比多工器、ASK 發射器、OOK 接收器、電壓調節器以及微控制器之 附屬電路包括石英震盪器和通電重置電路。整個晶片大小包含117 個ESD PAD 為3298*3637μm^2。 為了整合現有之資源例如編譯器，微控制器部分選擇相容於標準8051 指令集， 共有111 個指令。其核心部分為一五級流水線架構，可以達到每個核心時鐘周期 即執行一個指令。一個分支預測電路被用以增加流水線之性能。它包含4096 位元 組之程式記憶體，256 位元組之資料記憶體，7 個中斷源。另整合周邊電路包含兩 個擁有硬體循環冗餘校驗模組之通用非同步收發傳輸器、除頻器、計時器等。微 處理器之最高時脈為36MHz，最高性能為18MIPS。其功率消耗為1.172mA 當操作 於4MHz。 低功耗設計為感測節點之關鍵課題。數位電路部分我們利用時鍾門控電路技 術以及時鐘多工器來降低功耗。類比以及高頻電路部分則利用含開關之電壓調節 器來控制每一個區塊之電源開關，以達到降低功耗之目的。