• 學位論文

應用於晶片間的12Gb/s電容耦合傳送接收器

隨著多媒體科技的發展，高速I/O成為各種電路中不可或缺的一部分。雖然時脈可操作於很高的頻率，但傳送接收器卻無法達到相對的速度。再者由於手提電子的需求，低功率考量也成為重要的一個環節。因此如何設計出高速低功率的傳送接收器成為現今重要的議題。 本篇論文描述了一個高速且低功率損耗電容耦合傳送接收器。這種電容耦合式傳送接收器可將NRZ的資料轉換成低振幅的脈衝波，經由傳輸線傳送後，於接收端再將此脈衝波還原成NRZ的資料。在傳送端使用互補式傳輸線為基礎的鎖相迴路來提供時脈，並使用差動的傳送器來降低雜訊。而接收端電路使用被動但低功率損耗的等化器來彌補高頻的損失，以及使用電流模式的Sense Amplifier將脈衝波回復成NRZ的資料，最後利用改良的Cherry-Hooper放大器將波形放大。此低擺幅的脈衝波傳送接收器，可以使用被動的等化器來降低功率損耗，而電流模式的Sense Amplifier則可以達到高速的應用，並且可利用耦合電容大小的選取，有效的降低ISI。 最後實際以TSMC CMOS 0.18um製程下線，使用2^15-1的PRBS來給資料，將資料透過75fF電容經由10公分的FR4傳輸線來傳輸，最大可到達12Gb/s的傳輸速度。傳送器與接收器消耗的功率分別為21.3mW和13.5mW，而誤碼率小於10-12，整個晶片的面積則為500x735um2和250x350um2。

• 學位論文

寬頻無線電路之設計與分析

隨著科技的演進，無線通訊系統在日常生活中所扮演著不可或缺的腳色。其無線通訊的應用更無所不在，市場也逐漸成長茁壯。因此，在不增加其成本的考量下，如何增加其系統的功能並將商品微小化，是我們感興趣的研究方向。 本篇碩士論文將探討如何實現一具有寬頻特性之無線接收機，也將仔細探討其次電路之設計概念及原理。第一章為本篇碩士論文之簡介，第二章介紹常用之接收機架構，歸納出各種不同接收機之優缺點。第三章將介紹寬頻低雜訊放大器之設計原理，仔細的導証寬頻放大器之雜訊分析。此外，在此章節我們將介紹三種應用於不同系統的超寬頻之低雜訊放大器。第一個寬頻放大器使用0.18um製程，在1.8V之操作電壓下，輸出增益超過14dB，並且最低雜訊低於3dB。其操作頻帶為UWB 2-6GHz。第二個寬頻放大器則是應用於軟體定義無線電系統，晶片則是製作於90nm，其操作電壓為1V，在0.5-10GHz的頻帶下，其增益能達到13dB，雜訊指數更只有2.18dB。第三個放大器利用了主動及被動之帶拒濾波器實現一具有可調變功能之多重notch之寬頻放大器。經由模擬顯示其帶拒功能都達到10dB以上。第四章，將介紹一利用次諧坡開關實現的混波器，此電路也利用一單端轉雙端之設計技巧來提高對雜訊之抵抗能力。 最後，第五章則是利用兩個創新之子電路來實現一軟體無線電之接收機，在1.2V的操作電壓下，其轉換增益能達到20dB以上，線性度以達到-16dBm。其接收機之性能初步達成其系統之需求。

• 學位論文

應用於生醫系統之低功率低雜訊互補式金氧半讀取電路設計

隨著人口老化，低功率、小面積與可攜式之生醫偵測系統的需求日益增加，在此系統裡，其中一個關鍵部份是前端的類比信號讀取電路。本論文的重點在於設計一個應用於生醫系統的低功率低雜訊前端讀取電路。此外，本論文的另一項重點在應用於現今通訊系統中的可調變增益放大器設計。 本論文所提出的生醫系統讀取電路，是利用電流操作模式的儀表放大器架構來實現系統中的放大器，採用主動式電阻電容積分器消除放大器本身的直流偏移電壓，其中使用操作於次臨界的電晶體來當作高阻值的電阻。為了適用各種不同的生醫信號，使用一個可程式增益放大器來對系統的放大增益做調變。另外，利用巢式削波技巧來消除低頻的閃爍雜訊與提升整體電路的共模拒斥比。最後，採用一個三階的轉導電容低通濾波器來消除被輸入端削波調變至高頻的雜訊。本電路電路採用台積電0.18微米的製程設計，可達等效輸入電壓雜訊密度6 nV/rt(Hz)與共模拒斥比 125 dB，整體電路可程式增益範圍從46 dB到80 dB，在1.0伏特電源供應下消耗182微安培電流。 本論文的另一項重點在實現一個頻寬大於100 MHz的可調變增益放大器。此放大器採用串接三級的架構，利用一個新型的虛擬指數函數產生電路來控制其增益大小，使其增益調變的線性範圍大於傳統的可調變增益放大器。使用源級褪化技巧與前饋式偏壓消除電路，分別提升電路的線性度與消除直流偏移電壓。此可調變增益放大器採用台積電0.18微米的製程製造，模擬結果得到可調變增益範圍從-44 dB 到 30 dB，頻寬為166 MHz 到304 MHz，IIP3從-35 dBm 到 8.26 dBm，整個電路在1.5伏特電源供應下消耗950微瓦。

• 學位論文

時脈與資料回復型式之近身通訊接收機和延遲鎖相迴路型式之藍芽接收機

隨著科技的進步，慢性疾病應該長期被監控與觀察。而生醫感測器可以達到量測生醫訊號的目的。量測完生醫訊號之後，從不同點量測到的訊號將會被傳遞到終端中心。一般而言，傳輸方法使用的是無線傳遞的方式。在這裡我們將使用人體來當作一個傳輸介質，這種型式的通訊方式被稱作近身通訊。從發送器直接傳輸數位訊號的方法，將減輕發送器電路的設計複雜度。我們也還需要一個近身通訊的接收器來接收帶有60赫茲雜訊的衰減數位訊號。因此我們使用了一個單晶時脈資料回復型式的接收機來進行近身通訊。 藍芽接收機廣泛的使在藍芽通訊系統，多種的解調器都可以解調頻率移位鍵結訊號。而比較其它不同種類的解調器，延遲鎖相迴路型式的解調器具有低功率消耗並且可以簡單的設計出消除頻率位移問題的電路。因此，我們提出了一個應用在藍芽通訊系統，頻率在2.4兆赫茲以延遲鎖相迴路型式的接收機，並具有頻率位移消除的功能。

• 學位論文

低功率連續漸進式及管線式類比數位轉換器之設計與應用

• 學位論文

利用高階設計資訊以增進電路之安全性屬性檢定效能

安全性屬性檢定在設計驗證之中是相當重要的技術。這項技術確保預期設計的正確性，或者當設計中的安全性屬性被違反時，能夠提供反例以供設計者偵錯。 在過去的研究當中，安全性屬性檢定在可滿足性解法器(SAT solver)的應用下解地不錯。由於要使用可滿足性解法器，問題本身會被翻譯至位元階層的邏輯式子，以便使用位元階層的邏輯操作如：化簡合取範式(CNF)和抽象並完善技術。但是這問題原本就來自暫存器轉移階層(RTL)設計。在暫存器轉移設計階層中，有許多高階設計資訊可能對安全性屬性檢定有幫助，例如有限狀態機(FSM)和字級表示式。在這篇論文中，字級表示式用來化簡邏輯表示式，從有限狀態機的資訊中抽取路徑限制用來幫助可滿足性解法器。我們的實驗顯現出我們的結果與另一個優秀的安全性檢定器ABC相當接近。部分測資在路徑限制的幫助下甚至能贏過ABC。因此高階設計資訊的確在安全性屬性檢定效能上有很好的提升效果。

• 學位論文

低溫溶液製程之多晶矽粉薄膜電晶體

本論文是關於利用低溫溶液製程來製作多晶矽粉之薄膜電晶體的研究，並且使用液相沉積成長(LPD)的二氧化矽(SiO2)來做為薄膜電晶體的閘極絕緣層。我們發現當多晶矽粉的塗佈在石英基板之後，利用KrF準分子雷射在室溫下從石英基板背面方向照射多晶矽粉，在適當的雷射能量之下可以形成平均200 nm厚度的多晶矽粉薄膜，此多晶矽粉薄膜擁有高導電度並且與石英基板附著性很好。液相沉積成長(LPD)的二氧化矽(SiO2)是一種特別且具有淺力的成長技術，但是由液相沉積成長有時候會產生厚度不均勻的問題，原因實驗過程會漸漸產生二氧化矽懸浮物在成長的溶液中，此懸浮物會掉落到二氧化矽膜上並且被埋在二氧化矽膜內，其厚度會不均勻。我們發現在液相沉積成長的時候，將樣品的由正面由上改為正面朝下放置在溶液內成長，懸浮物只會沉殿在樣品的背面，而樣品的正面可以成長出厚度較為均勻的二氧化矽膜。最後，我們製作出多晶矽粉薄膜之蕭特基薄膜電晶體，經過NH3電將處理多晶矽粉通道薄膜之後，其最好的之場效電子遷移率可以達到0.86 and 0.11 cm2V-1s-1，而且其最好的開�關電流為四十倍。

• 學位論文

針對高能量使用效率為目標所進行之數位積體電路設計技巧探究

在達到系統規格的情況下降低功率消耗對於目前超大型積體電路(VLSI)設計來說，是一項非常重要的設計方向，也就是以高能量使用效率為目標的設計。我們認為，目前這方面的架構設計可以分為三個大方向：信號處理電路之最佳化、晶片內記憶體之低功率使用以及晶片外記憶體之低功率使用。 本論文探究了高能量使用效率的設計技巧並且提供了五顆晶片之設計與實作作為設計實例。信號處理電路之最佳化已經在文獻中被廣泛地討論，因此在本論文中，將會以晶片內以及晶片外記憶體之低功率使用為主軸。 存取晶片外記憶體所引起的功率消耗通常佔整體系統功率消耗的七成，因此是以高能量使用效率為目標的晶片設計中非常重要的一環。我們在這裡討論三個提升能量使用效率之技巧：嵌入式壓縮、資料重複利用、以及系統晶片整合。我們設計以及實作了三顆晶片以做為晶片外記憶體最佳化的設計的實例：使用於功率感知視訊壓縮系統的嵌入式壓縮/解壓縮晶片可以有效降低視訊壓縮系統中62%的晶片外記憶體存取功率；可調適性視訊壓縮系統中之update stage設計利用晶片內資料之重複利用降低61%的晶片外記憶體存取功率；最後，iVisual整合型智慧視訊感測器系統單晶片利用系統整合完全地消除晶片外記憶體存取的需求。 我們也提出三個技巧以提升對於晶片內記憶體使用之能量使用效率：最小字元長度之分析方法論、晶片內記憶體階層設計、以及降低資料暫存時間。二維多層級的離散小波轉換字元長度分析是我們提出的第一個設計實例，我們提出的分析方法可以在大幅降低分析複雜度的情況下保證避免信號溢位以及達到0.1dB PSNR的分析精確度；我們提出的Multiple-lifting二維離散小波轉換架構利用晶片內記憶體階層可以有效降低78%的晶片內記憶體功率消耗；而最後一個設計實例是使用降低資料暫存時間之JPEG 2000壓縮/解壓縮晶片，記憶體功率消耗有效減少95%。

• 學位論文

應用於無線生醫感測之數位電路設計

由於跨領域結合已是社會之所趨，因此本論文整合生醫與電路設計，提供給病患們方便迅速的偵測生理狀況，諸如：血壓、心跳、心電圖、血氧量等生醫訊號。如此便能夠大大地增加病人們的安全。另外隨著無線通訊技術的發展，及半導體製程技術的進步，量測方式透過晶片之後就不再佔有巨大的體積，進而達成自動化量測後，也更適合每個人使用。 我們使用台積電2P4M 0.35um標準CMOS製程來實現我們所設計之感測點系統晶片，其內部電路包含特定應用積體電路微控制器、ASK傳送器、OOK接收器、儀器放大器、轉阻儀器放大器、類比數位轉換器及電壓調節器、類比4選1多工器。微控制器由我負責，其它則由實驗室其它學長及同學負責設計。此微控制器為一種特定應用在生醫領域的數位電路，與類比電路的溝通橋樑與封包格式由我們實驗室自行設計開發，主要特點為節省功率消耗、小面積、方便應用。 此SOC晶片具備接收指令，傳送生醫訊號的功能，透過無線收發機傳送至遠端監控中心，以達到我們當初設計此一晶片的目的─「自動量測，遠端監控」。傳送出去的訊號只需透過接收機並透過遠端電腦的疾病資訊判斷後，即可隨時提醒使用者的健康狀況。

• 學位論文

應用於接收機之自動增益控制放大器與類比數位轉換器設計

本論文敘述以互補式金屬氧化物半導體電晶體製程設計應用於接收端的自動增益控制放大器以及其後續的類比轉數位訊號轉換器。隨著先進半導體製程的不斷研究進步以及數位訊號處理技術的蓬勃發展，數位電路的功能與效能日益強大，但由於真實世界的訊號都是類比的形式存在並傳遞，在傳遞的過程中，受到各種不同環境的影響與干擾，信號強度與雜訊變化不定，這樣的訊號對數位電路是無法使用的。所以在信號接收端提供穩定的信號大小並將類比訊號轉成數位訊號的電路在各種積體電路上是不可或缺的。 首先，本論文介紹自動增益放大器的基本原理以及我們實驗測試的兩個自動增益放大器。利用我們提出的方法，可以讓自動增益放大器達到固定的收斂常數，傳輸的速率分別可以達到5Gb/sec與1.25Gb/sec。接著介紹如何將類比信號作取樣以及使用快閃式的架構快速將類比信號轉換為數位信號。在類比信號的取樣上，由於半導體製程上的許多寄生效應會使電路效能降低，我們提出利用差動互補的方式來抵消這些不良的效應，經過實驗，我們的兩個取樣電路分別可以在10GSamples/sec以及13.5GSamples/sec下達到5位元與4位元解析度。在快閃式類比數位轉換器上，我們實際設計驗證利用架構改良與新電路的設計，實現5位元解析度5GSamples/sec以及4位元解析度10GSamples/sec的類比數位轉換器。 而在先進的深次微米製程之下，電晶體速度加快工作電壓下降。低工作電壓使得類比電路的設計日益困難，所以我們利用先進製程的高速特性，提出時間域的設計方式，將類比電壓轉換成時間長短來作訊號的處理。我們實際實驗完成了8位元20MSamples/sec與解析度可調的積分型類比數位轉換器。最後我們也設計完成時間域的快閃式類比數位轉換器，模擬結果顯示在500MSamples/sec的轉換速率下可達到6位元的解析度。 最後，在未來的發展上，我們不只能在時間域進行類比數位的轉換；相類似的，在頻率域進行類比數位轉換也是具有發展潛力的。