• 學位論文

奈米結構之絕緣層上覆鍺成長

鍺已成為一具有發展前途的材料，並擁有許多超越矽元素的特性，適合用於進階積體電路製程技術或光電元件之應用。隨著莫爾定律的持續提升，元件效能無法跟上其預期進度，影響整體系統表現。絕緣層上覆鍺結構提供了一個有效的解決方案，解決低遷移率和改善電晶體持續微縮所造成的挑戰，此即為本研究為達成絕緣層上覆鍺薄膜之結構的動力。 本論文首先探討如何形成絕緣層上覆鍺薄膜結構之原理並介紹其相關技術，重點放置於固相結晶和液相磊晶法，並對其做深入研究。進而探討所提出的兩種策略，一為先蝕刻出基板圖形在進行鍺薄膜之成長；其二則是對平面的薄膜加以蝕刻，進而得到陣列式的矩形鍺孤島。分別利用其狹小結構來重新結晶，希望藉此能得到夠大的單晶鍺薄膜。此外亦對其製程結果進行表面平坦度量測、晶格性質之分析及其它物理特性之探討。

• 學位論文

俱相關相位消除技巧之5-GHz小數型頻率合成器

在無線通訊系統中，頻率合成器扮演重要的角色，無論是發射機、傳輸機，都需要頻率合成器來產生本地震盪頻率。而且，發射機之實現也可單獨藉由在鎖相迴路式頻率合成器之迴路內部調變來達成。在控制除數來調變壓控振盪器的方式中，雖然擁有較低的能量消耗和較少的電路元件，但頻率合成器的迴路頻寬限制了發射機的資料傳輸率。所以如何增加頻率合成器的頻寬是本論文主要探討的課題。 在本論文中，提出了一個新的電路方法，稱為相關相位消除技術。使用一個除頻器陣列來產生相關相位。兩組電流幫浦可由數位訊號來控制電流比例，然後消除相關相位。沒有被如三角積分調變架構頻率合成器出現的量化誤差雜訊所困擾，所以能夠達到較寬的迴路頻寬。最後，量測結果顯示，此頻率合成器鎖定在4.8-GHz，並且在100-kHz之迴路頻寬、參考頻率為25-MHz之條件下，達到-49 dBc的小數突波。此時，整個頻率合成器功率消耗在1.2 V的電壓供應之下花了17毫瓦。

• 學位論文

45奈米以下之元件其應力與應變的模擬與分析

利用電晶體的微縮來改善互補式金屬氧化層半導體場效電晶體的性能已經至少三十年了，由於元件的微縮已經幾乎達到了物理的極限，工業界與研究團體開始積極的找尋一些非傳統的解決方法。 其中藉由改變矽通道內的應變與應力來達到元件性能的改善，是一個已經廣泛被運用在現行製程技術中的解決方法。 接觸蝕刻停止層是其中一種應變與應力工程，自九十奈米的技術開始，接觸蝕刻停止層就開始被用來改善互補式金屬氧化層半導體場效電晶體的性能，而這個接觸蝕刻停止層是由氮化物所組成，原本是用於金屬接觸的蝕刻停止。 另一種應變與應力工程是應力記憶技術，這是少數對Ｎ型場效電晶體的性能可以改善的技術之一，而這項技術也是現今製程中不可或缺的技術之一，它不只用在傳統的多晶矽閘極，也用在金屬嵌入多晶矽閘極還有金屬閘極的技術中。有兩個主要的理論支持著應力記憶技術，一個是朔性變形模型，另一個是多晶矽閘極的體積膨脹。 最後，我們討論一些其他能改善元件性能的應力與應變的模擬，如接觸蝕刻停止層厚度對元件的影響，多晶矽閘極之間的距離對元件的影響，對本質應力成份的分解，參雜物限制層技術，多重的應力記憶技術，源極與汲極中的應力記億技術，絕緣暈用於防止淺溝渠隔離層的效應。

• 學位論文

以CMOS 0.18微米製程實現1伏特以時間為基礎之類比數位轉換器與線性電壓時序轉換電路

本論文提出兩個內建自我校正功能之以時間為基礎的類比數位轉換器。藉由利用雙路徑延遲電路架構來校正非理想效應。提出一個線性的電壓時序轉換器以增加此TD-ADC的線性度。 這兩個晶片是以台積電點一八微米金氧半製程製作。第一個晶片消耗1.6毫安培，操作在1伏特供應電壓之下。取樣頻率是33千赫茲，可輸入之共模範圍從170毫伏特至310毫伏特。電路沒有missing code，電路面積是1.2 mm X 1.2 mm。第二個晶片消耗746.3微安培，操作在1伏特供應電壓之下。取樣頻率是400千赫茲，可輸入之共模範圍從200毫伏特至800毫伏特。當給定200千赫茲輸入頻率時，電路訊雜比是41 dB。面積是1.35 mm2。

• 學位論文

以氣態源分子束磊晶成長銻磷砷化銦材料

在三五族半導體材料中，銻磷化銦材料(InAsSb)具有最小的直接能隙，從砷化銦(InAs)的0.417 eV到銻化銦(InSb) 0.235 eV，是作為中紅外線(Mid-Infrared)發光元件或偵測器主動層的極佳材料。在本論文中，我們使用分子束磊晶技術成長銻磷砷化銦合金與砷化銦基板上，用以研究其塊材表面形態、組成與光學特性。在成長塊材實驗中，我們發現昇高長晶基板溫度會增加砷的含量，相對的也減少了的銻的成份。顯微鏡觀察顯示，銻成份的增加使塊材產生鬆弛(relaxation)而導至X光繞射訊號半寬變寬，表面形態變差。使用光激發螢光放光分析(photoluminescence, PL)塊材之光學特性可得知，我們所成長之銻砷化銦材料其躍遷能量範圍為0.2 ~ 0.4 eV (3 ~ 5 micron)；以此材料與砷化銦一同成長量子井結構時，在基板成長溫度450oC時有最強的PL放光。由4K時之光激發螢光放光結果得知，銻砷化銦/砷化銦(InAsSb/InAs)量子井結構之能帶排列屬第二型量子井(type-II)排列；利用一系列不同銻成份(Sb = 0.06 ~ 0.13)之量子井結構PL放光分析與能量躍遷計算，銻砷化銦材料能隙之彎曲係數並非全落在導電帶(conduction band)；而是與價電帶呈40%與60%之比例(conduction band : valence band)。此外，銻成份0.12之量子井結構樣品因為放光波長為4.2 micron，正可使用於偵測二氧化碳之偵器上。 另一方面，本研究也首次以氣態源分子束磊晶技術成長銻磷化銦材料(InPSb)於砷化銦基板上，其中晶格最匹配的樣器其X光繞射結果之磊晶層訊號半寬只有65秒；由於混溶隙(miscibility gap)的存在，成長單一晶相(single phase)合金的成長條件非常嚴格，稍許差異都會造成相分離(phase separation)。在砷化鎵與磷化銦基板上的成長也顯示了不同晶格常數基板對銻磷化銦材料成長所造成的影響。在電性方面，霍爾效應量測(Hall effect measurement)指出，鈹(Be)與矽(Si)可用於分子束磊晶成長銻磷化銦材料之p型與n型摻雜雜質。 針對四元材料銻磷砷化銦(InAsPSb)的成長，文中利用理論計算其混溶隙區域的範圍，以晶格匹配於砷化銦基板之四元組成分析，在成長溫度470oC時產生相分離之最小砷成份為0.39，此外，根據文獻資料，我們也計算了InAsPSb成份組成與能隙大小與溫度變動時之能隙改變關係，這些理論值亦用於其後之四元材料特性分析。 在一系列四元材料樣品中，由顯微鏡表面分析，砷含量較少(深入混溶隙區域)之樣品表面型態較差，搭配X光繞射與電子束微探儀(electron-probe microanalyzer, EPMA)定量分析，這些樣品均呈現了程度不一之相分離；低溫時，樣品InAs0.04P0.67Sb0.29光激發螢光放光能量較能隙小約223 meV。在此光激發螢光放光光譜中，解析出兩種放光模式，其中我們將類似高斯曲線的放光模式歸因於深階能階(deep level)所造成，它的特性可以使用組態座標模型(configuration coordinate model)來解釋，這些深階能階主要可能是晶格中空洞與雜質複合產生，例：碳原子雜質與銦原子空洞(VIn-CAs or VIn-CIn)；另一個解析出較低能量區域之放光模式則歸因於帶尾能態的載子複合機制造成。高砷成份之四元樣品變溫光激發螢光放光則顯示不同的放光機制，S型峰值溫度變化可由低溫時帶尾能態的載子複合機制解釋，較高溫時隨能隙變化而下降之放光峰值則為導電帶至電洞能階放光(conduction band - acceptor level recombination)。 最後，我們試著以前所述之四元材料製作一p-i-n結構光偵測器，此一光偵測器為表面收光，採用傳統的溼蝕刻製程製作。所製作光偵測器偵測範圍為1 ~ 3 micron，峰值位於2.6 micron，光反應度(responsivity)為0.3 A/W，探測能力為1.7×109 cmHz1/2/W，足可比擬市售硒化鉛(PbSe)偵測器於77K時之表現。

• 學位論文

考量溝通費用且負載平衡之平行化自動圖樣產生技術

自動化圖樣產生技術是個已知複雜度為NP 的問題。為了要縮短測試圖樣的 產生時間，有很多技術被提出來加快自動化產生圖樣技術。本篇論文提出一個可 平行執行的自動化圖樣產生技術，目標在加快自動化產生圖樣技術。 此平行化圖樣產生技術採用多處理器的架構，將產生圖樣的工作平均分給各 個處理器，平行產生測試圖樣。此外，考慮平行化圖樣產生技術可能造成的問題， 首先，為了減少潛在性的測試圖樣膨脹，本論文提出一個改良式工作分配演算 法。除此之外，為了降低溝通費用，本論文採用主僕式訊息溝通架構，簡化溝通 的複雜度。實驗中使用ISCAS89、 ITC99 和一個業界電路驗證此技術能夠有效 縮短圖樣產生時間。

• 學位論文

可降低功率消耗與穩定浮動閘線的非晶矽閘極驅動電路設計

隨著顯示技術的發展與消費需求的增加，輕、薄、短、小跟低功率已經變成現在顯示器的兩大發展趨勢。其中一個縮小面積的方法是將周邊的閘極驅動器整合在面板上。在這篇論文中，我們提出了一個針對這種方法的低功耗閘極驅動器電路。這種電路設計可以大幅的降低功率消耗並且幫助穩定浮動閘線。

• 學位論文

鈮酸鋰側壁延伸式電極大角度可控制極化分離器

本論文利用簡式同調耦合彎曲波導結構，以及側壁延伸式電極結構，在z切鈮酸鋰基板上，使用鋅鎳共同擴散式鈮酸鋰光波導，成功研製大角度極化分離器與側壁延伸式電極TE-TM模態轉換器，並將相位調變器、極化模態轉換器與大角度極化分離器整合成單一元件，實現可控制轉換與分離任意極化態輸入以產生任意TE與TM輸出光功率比的可控制極化分離器。 在極化分離器方面，本研究成功以簡式同調耦合彎曲波導結構，設計與製作出可滿足模態揀選效應，同時突破0.5°分岔角限制的大角度極化分離器，在兩單極化輸出間距為175 µm時，此大角度極化分離器較傳統Y分岔型極化分離器縮短了52%的元件尺寸，此極化分離器之極化訊息比不論TE或TM皆達到25dB以上。並透過與TE-TM模態轉換器之整合，證實了同調耦合彎曲結構並不影響此元件之操作機制，在此結構設計下，元件仍可以成功的對輸入之TE或TM模態進行轉換後經由極化分離器輸出。在側壁延伸式電極TE-TM模態轉換器方面，本研究成功的研製出脊形高6 µm之側壁延伸式電極。將此電極結構運用在TE-TM模態轉換器上，其模態轉換器外加電壓較傳統式脊形電極結構降低了52%。 最後，更利用簡式同調耦合彎曲與側壁延伸式電極結構，成功整合了極化控制與極化分離的功能在一16 mm的鈮酸鋰晶片上，研製出可控制轉換與分離任意極化態輸入產生任意TE與TM輸出光功率比的可控制極化分離器。經由實驗證實，原本對45° 線性極化輸入不具轉換功能之TE-TM極化模態轉換器，經由相位調製器偏壓控制，可在外加電壓27V時達成輸出TE或TM單極化光，對任意極化態輸入光，經由極化模態轉換器與相位調製器之適當控制，亦可輸出任意比例之TE與TM光功率。

• 學位論文

智慧型監控系統中物件追蹤平台之演算法及硬體架構設計

近年來監控系統的使用大幅地成長，因此，監控系統中之智慧型功能也會變得越來越重要，例如物件追蹤、前景分割以及人臉偵測等等，否則我們必需要從冗長的監視影像中花費很多時間及精力來得到我們所想要的資訊。 而在追蹤的演算法中，我們發現物體在經過光影變化或是有著與物體相似色的地方時，追蹤的演算法容易出現問題。因此我們改進現有的粒子濾波器框架並設計出一個能夠處理這兩種問題的追蹤演算法。 以外，我們設計了一個協處理器來處理及時運算，並且能夠支援並加速包含我們所提出之追蹤演算法在內的一些常用在智慧型監控系統中的演算法。我們使用了子字平行、資料串流以及硬體共享的技術來解決現今多媒體處理器常會遇到的問題：高產量需求、高頻寬需求、可程式化以及低成本。在我們的硬體中，支援一些基本的圖型運算如直方圖累積、CORDIC等等。而基於我們的硬體設計，可以使用我們的硬體來加速如物件追蹤、前景分割、人臉偵測、行為辨識等等的演算法。並且，這協處埋器是可重組化且可以用來當作是新演算法的測試平台。 原型晶片利用聯華電子90nm技術製成，面積為3.26×3.26mm^2，其工作頻率為125MHz，最大消耗功率為33.3 mW。而此晶片最多可以在640×480、每秒30張、YUV 4:2:0的影像輸入中同時追蹤10個物件。並且，由於使用子字平行技術，我們可以省下約60.28%的晶片記憶體。

• 學位論文

利用SPICE雙載子電晶體/金氧半元件模型方法建立40奈米部分解離絕緣體上N型矽金氧半元件浮動基體效應產生的崩潰與突增行為

本篇論文討論一個有浮動基體效應（Floating-Body-Effect）的部份解離絕緣體上矽N型金氧半元件（PD-SOI），透過雙載子電晶體（BJT） / 金氧半元件（MOS）方式去建立SPICE的模型。先在第一章簡介絕緣體上矽金氧半元件（SOI MOS Device）及其元件特性。然後在第二章描述電流傳導機制和部份解離絕緣體上矽N型金氧半元件（PD-SOI MOS Device），且使用雙載子電晶體(BJT) / 金氧半元件(MOS)的方式去建立SPICE的電流模型。第三章藉由量測的資料與模擬的結果，可以驗證使用雙載子電晶體(BJT) / 金氧半元件(MOS)的架構，對有無改良寄生雙載子電晶體電流回饋(K')到絕緣體上矽金氧半元件（SOI）中高電場區域、和高電場區域有多少電流回饋(K)到下面的寄生雙載子電晶體的準確性。而模擬出來的結果可以得出有寄生雙載子電晶體電流回饋(K'=0.99)，在Gate Voltage小時，有足夠的固撞擊游離（impact ionization）電流來影響崩潰電壓。第四章為總結和未來工作。