• 學位論文

非晶態苯並咪唑材料之光物理與雙極性載子傳輸特性研究

由於有機材料所製成的藍光元件具有全彩平面顯示器及照明等潛在應用，近來成為備受關注的研究重點。其中，有機材料之載子傳輸能力正是影響元件性能的重要因素之一，另一方面，有機材料的光物理特性﹝包括螢光光譜、發光量子效率、三重激發態能量﹞也是重要的考量。 在此論文，我們利用飛行時間技術來測量非晶態有機材料的載子傳輸特性。我們測量了一系列苯並咪唑化合物的光物理特性及雙極性傳輸特性，這些材料是具有良好發光特性的藍光螢光材料，而電洞和電子遷移率分別介於0.34×10-6 - 111×10-6 cm2/V∙s 和 0.68×10-6 - 144×10-6 cm2/V∙s的範圍之間。我們系統化地歸納了分子結構與光物理/載子傳輸特性的關係，比較不同取代基或取代基位置對分子特性的影響，並討論了這些材料可能的應用。

• 學位論文

使用新型差動切換脈波拴鎖電路之延遲鎖定迴路型式可程式化時脈產生器設計

隨著大型積體電路製程的進步，時脈產生器被廣泛應用於各類型電路系統，例如微處理器系統、記憶體積體電路、有線與無線網路信號傳輸…等等，都需要產生所需頻率的倍頻時脈，藉以做為同步時脈操作，或者混波降頻的之用途。常見的時脈產生器基礎架構設計方式可分為鎖相迴路(Phase-Locked Loop, PLL)與延遲鎖定迴路(Delay-Locked Loop, DLL)。傳統設計多採用前者；但延遲鎖定迴路具有容易設計的特性，因其本身為二階系統穩定度較佳，在迴路濾波器設計上僅需一個電容，面積可以有效縮小。並同時具有低時間抖動特性。 本論文提出在典型架構之脈波產生器內增加更多的倍頻數選擇(增加至12種)；設計新型電路如致能短脈波產生器(Enabled Short-Pulse Generator, ESPG)，差動切換脈波拴鎖電路(Differential Toggle-Pulsed Latch, DTPL)來合成所需之高速合成差動輸出時脈。為了增加應用層面，輸出脈波為雙端輸出且不受延遲鎖定迴路的多相位影響。本研究使用CMOS 0.18μm 1P6M製程，在輸入操作頻率為300MHz∼400MHz下，輸出頻率範圍為150MHz∼1.8GHz，整體晶片核心面積為241 μm x 316 μm。

• 學位論文

太陽能電池模型分析及新式最大功率追踪系統

摘要 在全球廣泛的應用熱潮之下,太陽能電力系統的重要性逐漸增加,高漲的油價刺激了太陽能電力系統的需求,從百萬仟瓦的電廠到小型個人攜帶裝置,熱潮逐波而來。在過去數年,太陽能市塲需求年增率平均為百分之四十,使得這一產業成當今最快速成長的產業之一。商業分析師預測市塲規模將在2010年達到四百億歐元,而同時消費者將可享有合理的電價及環保的能源。 由於不同的應用條件,如環境温度變化及照度波動等等,在設計之初,太陽能最大功率系統必須廣泛考慮各項變動因素。太陽能電池由於材料,製程,尺寸等等的不同,會有不同的電流-電壓曲線及特性, 對太陽能電池的電氣特性予以模型化,對系統之設計及各種應用條件之模擬亦為一項重要的工作。 一般常見之最大功率追踪系統,常採用ADC及微處理器(MCU或DSP),作為偵測,判斷控制之主要架構,然而,此種架構,在一些中低功率的系統而言,額外功率消耗及成本都太高,造成經濟效益的損失,更進一步而言,精簡的架構可以籍由先進的制程被整合進入太陽能模組,使得成本效益更高,佔用體積更小,重量更輕,因而使應用面更廣泛。 在本文中,建議的精簡,低成本,最大功率追踪系統將被說明並討論,由數個運算放大器及簡單數位邏輯所組成之控制迴路,將太陽能電池之直流輸出昇壓,並執行最大功率追踪。在不同之使用環境下,系統被模擬驗証, 並得到具體結果。經由詳細的模擬驗証, 我們証明了此系統架構為可行並有能效地率追踪最大功率。

• 學位論文

適用於液晶顯示系統之嵌入式編解碼演算法與硬體架構設計

中文摘要 顯示技術發展近期發展蓬勃，液晶顯示器顯示尺寸不斷變大，對於視訊品質的要求也愈來愈高，因此不僅顯示的解析度變大，畫面更新的頻率也持續提高。在這些顯示規格不斷提高的過程中，相關的技術不斷跟著發展；頻率上升轉換(frame rate up-conversion)將原來較低的畫面頻率提高成較高的較高的畫面頻率以達到配合顯示器的畫面頻率，同時又提高視訊的品質；在快速的顯示條件下，液晶的反應時間(response time)會造成觀看上的瑕疵，Overdrive技術便發展來提高液晶的反應速度，減少反應時間。加上原來的MPEG-2 decoder和De-interlacing，因此有愈來愈多的相關技術整合在顯示晶片系統中，而這些技術雖然可以成功提高視訊畫面的品質，卻也同時需要更多的記憶體(memory)空間和頻寬，造成顯示晶片系統成本的提高，並且隨著顯示尺寸的不斷提高，成本也不斷上升。 影像與視訊壓縮技術發展已有一段時間，影像壓縮標準JPEG廣泛的使用在影像壓縮上，更先進的標準JPEG-LS, JPEG 2000也陸續發展出來。而在視訊方面，從H.263、MPEG-1/2/4至H.264/AVC，壓縮的表現不斷提高，也廣為被應用。然而，這些影像或視訊標準並不適用於液晶顯示系統中。原因有以下兩點： 1. 由於要求較高的壓縮能力，相對的複雜度也不對提高，這些影像視訊壓縮技術對於放入液晶顯示系統來說成本過高。 2. 針對系統中的一些要求，上述影像視訊壓縮技術並不法達到，如果應用在系統中，會造成錯誤；舉例來說，在MPEG-2 decoder這個應用來說，由於需要索取任意資料，因此壓縮的比例必須要是固定的，另外，壓縮所造成的影像失真必須非常小或甚至沒有，因為一點點的失真就會隨著畫面進行而不斷惡化。因此，針對液晶顯示系統特性發展壓縮技術是必要的。 嵌入式壓縮技術不同於傳統的影像壓縮技術，針對的便是某個系統運作，這可能是個MPEG-2 decoder，也可能是在h.264 encoder，雖然不一定是在液晶顯示系統中，但是他們具有類似的特點，類似的特點如下： 1. 目的都是在壓縮儲存畫面的記憶體空間，譬如如果是在encode或是在decoder中，就是為了減少參考畫面(reference frame)的空間。 2. 演算複雜度低，嵌入式壓縮技術目的就是要來降低系統的記憶體成本，但是加入編碼器卻同時也會提高成本，因此編碼器本身的成本必須要小於所節省的成本，複雜度不能太高。 3. 目前的嵌入式壓縮技術通常都是針對系統中的某個應用，因此發展出來的演算法必須符合該應用的要求，譬如說如果是在MPEG-2 decoder那麼就必須達到任意取得(random access)資料的要求。 在此論文之前，現存已有一些嵌入式的壓縮技術；然而，他們大多只專注於單一的應用中，譬如，有些演算法只是適用於Overdrive的參考畫面的壓縮。因此，一個為了液晶顯示系統發展的嵌入式壓縮技術是必要的，它可以結合在系統中，在資料儲存到記憶體之前進行壓縮，並且在讀取資料以供使用時解壓縮回來，如此以來，記憶體大小及頻寬的使用便可以被大大的減少。 在本論文中，我們提出一個名為”BE-PWC”的嵌入式編解碼演算法。此演算法基於小波轉換(wavelet transform)和位元層的編碼(bit-plane coding)，可以通用於液晶顯示系統的各個功能模組。提出的演算法非常具有彈性可以符合各種不同的要求。它具有兩個模式來符合不同的資料索取方式。此外，壓縮的比例是可以任意調整，而且壓縮的控制非常精準。 相對於軟體的硬體也在此論文中提出，提出的硬體可在兩模式間重組化，在列模式中可以處理1080p @120 fps的影像資料，在區塊模式中可以處理1080p @ 60fps的影像資料。 提出的嵌入式編解碼器實現於90nm製程。晶片大小為2.6mmx2.6mm，操作在200MHz，每秒鐘可處理248M的灰階像素。可被整在液晶顯示系統，模擬結果顯示在MPEG-2解碼器中可節省65%的頻寬和20%的記憶體大小，在畫面提升中可節省79%的頻寬和75%的記憶體大小。

• 學位論文

應用於全球衛星定位系統L1頻帶的四階連續時間帶通射頻三角積分調變器

本論文依製作順序，從系統層面的合成、設計，到電路層面的模擬、實現，介紹一個運用在全球衛星定位系統L1頻帶之四階一位元量化器的連續時間三角積分調變器。此調變器運用在天線接收端，直接以6.297-GS/s的時脈對1.57542-GHz的L1頻帶射頻訊號取樣並進行數位化。此架構預留至少1.5個取樣週期給量化器和數位類比轉換器進行運作，以解決三角積分調變器在高速操作下所遭遇的迴路延遲 (excess loop delay) 和量化器亞穩態的問題 (metastability)。此外，所有的回授數位類比轉換器都是不歸零類型的數位類比轉換器 (NRZ-DAC)，以藉此減少時間抖動 (clock jitter) 對系統效能的衰減。此三角積分調變器使用聯電65奈米互補式金氧半標準製程進行電路製作，先進製程的高速特性使該架構得以實現。經過電路層次的模擬，此三角積分類比數位轉換器在2-MHz頻寬下，可以達到61-dB的訊號雜訊比和62-dB的動態輸入範圍。在1-V的供應電壓下，整個三角積分類比數位轉換器消耗29.85-mW的功率。

• 學位論文

用於植入式生醫用途之400 MHz 射頻接收器設計

本論文中將提出兩個操作400 MHz頻段之用於植入式醫療通訊系統的接收器設計。在第二章及第三章將討論所提出的用作解調GFSK調變訊號之接收器，在第四章及第五章將討論另一個提出的用作解調OOK調變訊號之接收器。 本論文所提出之GFSK 接收器採用連續時間三角積分鎖相迴路的架構。GFSK 訊號的資訊是儲存在它的頻率中，因此比採用其他調變方式的訊號更能抵抗頻帶中的雜訊。本接收器結合了GFSK訊號的解調及數位化，且直接操作在400 MHz 的頻率。本接收器是用點一八微米金氧半製程來實現，消耗電流為16.45毫瓦特，最大資料接收率為2 Mbps。 本論文所提出之OOK 接收器採用超再生架構，其架構較為簡單且消耗功率較低。在本接收器中，額外加上頻率校正電路去調整振盪器之中心頻率來抵抗製程偏異之影響，雖然鎖相迴路也能校正振盪器頻率，但是其鎖定時間較長，耗電較多。我們提出的頻率校正迴路能夠於2.7 μs內校正振盪器頻率至所需頻段。本接收器最大資料接收率之為1 Mbps。本超再生式接收器是使用點一八微米金氧半製程來實現，量測結果顯示消耗功率為2.2毫瓦特。

• 學位論文

利用準分子雷射退火製作含有鍺奈米晶體之金氧半電容

在我們的研究中，我們使用鍺奈米晶體(Ge nano-crystals)在二氧化矽(SiO2)中作為浮動閘，製作出三層結構的金氧半電容元件。首先，鍺奈米晶體是利用電子槍蒸鍍機在二氧化矽上形成一層非晶鍺薄膜後，利用準分子雷射退火系統(excimer laser annealing system，ELA)去製作鍺奈米晶體。由SEM和AFM圖，我們可觀察到鍺奈米晶體，其尺寸隨著雷射處理的功率不同而有差異。我們使用羅倫茲擬合(Lorentz fitting)對拉曼頻譜量測結果作分析，試圖將結晶鍺(c-Ge)和非晶系鍺(a-Ge)的訊號分開討論，並研究訊號強度和雷射功率的關係。 由電容電壓、電導電壓、電流電壓等電性量測結果，研究載子於元件中傳輸過程的電荷流失行為。對於載子交換的機制，我們建立了一個陷阱模型來證實電荷保存的特性與載子交換時間常數τ的關係。我們的模型是建立在SRH的理論上，我們首先量測電容與電導對電壓的關係，再把陷阱電容 (Trap capacitance) 跟電導 (Trap conductance) 求出，進而求出載子交換的時間常數，並探討載子交換時間τ和施加偏壓、雷射功率大小、陷阱密度等的關係。

• 學位論文

適用於三維繪圖系統之通用緩衝存儲器壓縮與解壓縮模組之硬體架構設計與實現

近年來手持式行動裝置的市場迅速增長。同時，3D圖形在行動或者手持式設備裡變得越來越重要，其中功率消耗是最重要的挑戰。為了降低功耗，有證據顯示外部記憶體存取是最決定性的因素。在追求更好視覺品質的同時，會有越來越多的數據經由行動式三維圖形處理器(GPUs)來作處理，如此一來外部記憶體頻寬逐漸被消耗殆盡。因此，在繪圖系統中大量的外部記憶體存取不只導致能量消耗的問題，還會成為整體系統效能的瓶頸，因此以節省外部記憶體頻寬為目標的壓縮技術變得越來越重要。而且，與桌上型電腦的繪圖處理器比較起來，使用在行動裝置的三維繪圖處理器面臨更大的挑戰。首先，較小的設備尺寸限制了可使用的硬體資源。而且，從人眼到行動裝置螢幕的距離非常接近，因此跟桌上型裝置比較起來眼睛與像素間會形成比較大的夾角，因此在行動裝置上的視覺品質要求會比在桌上型的來得高。 　　在這篇論文裡，為了盡可能減少硬體成本，我們提出了一個適用於緩衝區數據的通用壓縮及解壓縮演算法。因為DXTC已經被為DirectX 和OpenGL這些圖形編程介面所支援，在繪圖處理器中通常存在著DXTC的解壓縮模組，因此在演算法的設計上是以處理顏色和深度數據為主。不過，相同的概念被增加至DXTC中使得在視覺品質上有更好的效果。這些模組的整合相信是在行動式三維圖形處理器的將來的趨勢。 　　結合上述的技術，我們實現了一個應用在行動式多媒體裝置的低功率三維繪圖處理器。這個處理器具有多媒體串流處理的特性，並且我們將之實現成一個系統晶片的平台。原型晶片利用聯電90nm技術製成，面積為4.1×4.1mm2，其工作頻率為143MHz，最大消耗功率為158 mW (當中所提出的壓縮及解壓縮模組約消耗28 mW)。

• 學位論文

以伸張應力及直流疊加交流之陽極氧化法成長超薄閘極氧化層

在先進的半導體製程技術，金氧半元件縮小至深次微米區域，矽氧化層的厚度也隨之縮小。根據國際半導體技術藍圖（ITRS）的預測，西元2012年時，元件的等效氧化層厚度將會是0.75奈米，此時的矽氧化層因為太薄而導致大量漏電流，因而有高介電質材料作為金氧半元件絕緣層的考慮。然而，由於高介電質材料的不穩定等問題，矽氧化層仍是非常重要的課題。在本篇論文中，我們採用另一種直接成長二氧化矽於基板上的方法－陽極氧化。陽極氧化的優點在於超薄閘極氧化層的厚度控制及可在室溫下成長氧化層的特點。在成長氧化層的過程當中，我們藉著機械應力彎曲矽晶圓的方式及交直流增進金氧半元件氧化層的品質。元件的電特性及穩度度分析在利用傾斜陰極之陽極氧化系統生長不同厚度之氧化層將會被仔細地探討。實驗結果證明，無論是機械張力或是交直流電技術成長氧化層，都能增進元件的電特性及穩定度。最後，我們對這篇論文給予結論及建議未來的研究方向。

• 學位論文

以遮蔽式蒸鍍及硝酸氧化技術低溫製備高介電係數氧化鋁閘極介電層

本論文主要研究在低溫製程條件下的高介電係數氧化鋁閘極介電層之電特性。為了阻止鋁原子穿過二氧化矽中間介電層產生反應，在文章中提出兩種有效的方法。本實驗的氧化鋁製備是先將蒸鍍好的超薄鋁浸泡在硝酸中進行氧化，再以交直流電場補償的方法在去離子水中改善其表面特性。而p型矽基板與氧化鋁之間的中間介電層二氧化矽是在純水中以陽極氧化的方法生長。第一個實驗我們在一次氧化鋁製備以及連續兩次氧化鋁製備疊層的樣本中做對照比較。藉由穿透式電子顯微鏡的剖面解析，發現室溫條件下以陽極氧化生長的二氧化鋁無法阻擋鋁原子鑽入與其反應，且其閘極漏電流相當大。然而在經過連續兩次氧化鋁製備後，閘極漏電流大幅下降了約有10的10次方倍之多，也具備良好的電容電壓特性曲線。我們推斷由於第一層的氧化鋁可以有效阻止鋁原子穿透效應，而使再疊上去的氧化鋁可以順利地成長，因此展現出相當不錯的電特性及穩定度。其在高電場環境下的載子行為可以F-N穿隧機制解釋，低電場下的載子行為則符合P-F穿隧理論。接下來的實驗，我們將以陽極氧化生長的二氧化鋁置於380 ℃的氮氣中進行熱退火，此舉可有效去除氫或其他帶電的離子。經過熱退火，電容及電流對電壓的特性曲線皆有顯著的改善，說明了中間介電層修護的必要性。相較於未經過二氧化矽熱退火的樣本而言，經過熱退火可使閘極漏電流降低100至1000倍。以定電流對樣本施加應力觀察其電壓波動的行為，發現界面電荷陷阱數量也因為熱退火而減少。