• 學位論文

實現於繪圖處理器軟體之WiMAX基地台端同步器

在2008年時，中興電子（ZTE）宣布架設全球第一個以軟體定義無線電為基礎的基地台。軟體定義無線電（Software- Defined Radio）是為了能在單一設備上支援多重標準的解決之道，由於具有可重配置性（Reconfigurable），這種方式可以避免掉傳統上為了配合多規格而使用多套硬體的高成本，並且還能保有對未來新制定的規格之調適性。而在本論文中，我們提出適用於IEEE 802.16d OFDM標準的基地台端同步器架構，並採用軟體定義無線電的方式實現。 一般的情形下，軟體定義無線電採用數位訊號處理器（Digital Signal Processor）為實現平台。而為了能夠因應基地台端的大量資料量，我們改用繪圖處理器（Graphics Processing Unit）來進行軟體實現，透過「統一計算架構」（Compute Unified Device Architecture）來利用繪圖處理器之多核心具有的高度平行處理能力，並藉由分析同步演算法並配合統一計算設備架構的硬體以及軟體架構進行平行化設計，我們在繪圖處理器上實現出一個包含了初始同步、估測載波頻率飄移、計算殘餘載波頻率及取樣時脈飄移的追蹤迴路、補償載波頻率飄移和取樣時脈飄移等機制之同步器。最後再進一步經由一連串軟體開發流程來使此同步器能達到基地台端同步器的即時運算與多用戶容量需求。

• 學位論文

基於絕緣層上覆矽基板及純矽基板製作絕緣層上覆多晶鍺之研究

現今的半導體產業中，傳統的矽製程發展最成熟並且廣泛應用，因此矽材料仍為半導體產業的主流。但受限於物理上的限制，傳統矽製程終將面臨無法再縮小以求速度和成本降低的情況。所以本實驗發展了和矽同為四族半導體元素的鍺材料，其優點為遷移率較矽高，並且在光通訊波長較矽有更大的光吸收係數。因此將來可以利用其相較於矽的優點，用以結合傳統矽製程並發展更加快速之元件。 本實驗利用絕緣層上覆矽基板及純矽基板，開發出在二氧化矽絕緣層上覆多晶鍺之結構。在此我們利用低成本並且結合矽製程之液相結晶法來製作絕緣層上覆多晶鍺。此方法所憑藉的物理原理為使沉積上之非晶鍺利用一連串製程步驟來使其接觸初始材料之單晶矽，並將其快速加熱至熔點以上熔化，接著自然降溫凝固重新結晶，用以形成多晶鍺。 基於液相結晶法，本實驗成功利用兩種不同基板分別獲得鍺厚度約300nm和100nm之絕緣層上覆多晶鍺。並且其鍺區域約為5μm×5μm及10μm×10μm之陣列。另外，此實驗亦獲得長條狀約300nm厚之多晶鍺區域。藉由以上材料之製作，以期將來可使其整合在矽基板之新元件設計上，例如光偵測器。因此，此研究為將來半導體產業重要發展趨勢之一。

• 學位論文

電子束微影奈米結構製作:場發射陣列與奈米線圖形

電子束微影廣泛應用在奈米結構的製作上。相較於傳統曝光顯影的技術，電子束微影可以提供高解析度的微影以用於奈米結構的製作與研究。經由電子束微影，最小的線寬可以到100奈米以下，這對於尖端的積體電路製程的研究有很大的幫助。 本論文研究的奈米結構分為場發射陣列和奈米線寬圖形兩個部分: (1) 場發射陣列的製程包含電子束微影、RIE蝕刻以及金屬的蒸鍍等三主要步驟。矽針陣列經由電子束微影和RIE蝕刻後形成，再鍍上金屬鋁和銀來增加導電度。將場發射陣列外加大電壓來量測場發射電流。 (2) 奈米線寬圖形的設計是為了能夠得到小的線寬，在這裡必須將電子束微影的一些參數最佳化才能使電子束微影發揮較好的功效。而關於鄰近效應在線寬與線間隔的分析當中有深入討論。最後為了解決因為線寬變小而造成較高的高寬比，將光阻塗佈時的轉速調高以降低光阻厚度，來降低高寬比。

• 學位論文

利用行為比對分類之加殼病毒偵測

有鑑於近年來惡意程式成長速度驚人，而在2009年病毒暴增量更創歷史新高，因此如何讓防毒軟體變得更有效率，是目前資安界最重要的課題之一。 現有的比對技術是利用特徵比對來偵測惡意程式，而這樣的比對方式常常只要病毒加殼或是修改特徵碼就能躲過特徵比對的偵測。因此如何有效的提高惡意程式的比對效率就成了我們的研究目標。 根據Cisco的研究，惡意程式中加殼程式大概佔了70-80%的比例，因此我們針對加殼變種程式提出更有效的偵測方式 – 行為比對。也就是利用病毒行為不變的原理，在病毒產生特殊作用時，加以防範並且提醒使用者電腦已經遭到不明的更改。 我們透過一種稱為Profile的方式，將病毒的行為分類，並且利用數字編號的方法來加速系統的執行。最後則是透過與Virus Total比較的實驗，證明我們的系統能有效的監看惡意程式的行為，並且能防範加殼類的變種病毒。

• 學位論文

多規格互補式金氧半射頻 功率放大器電路設計

隨著無線通訊系統急速的發展，越來越多無線通訊規格在我們生活中被使用著。因此將多規格無線通訊系統合併為單一的無線收發器是一項重要的研究課題。其中的關鍵技術為一個寬頻段的前端電路設計。本文著重於設計一個寬頻段多規格的射頻功率放大器電路應用於802.11b、802.11g/n所使用之2.45GHz ISM頻帶，UWB-WiMAX 802.16a所使用之3.5G頻帶、IEEE 802.11a 所使用之5GHz U-NII頻帶等規格。我們所提出的寬頻段多規格功率放大器適用於直接降頻收發機架構，使用硬體共用的概念達到減少面積和降低功率消耗的優點。我們所提出的電路使用TSMC CMOS 0.18 微米製程實現，整體面積為0.391平方毫米，功率消耗為805毫瓦，電源電壓為3.3伏特。我們所提出的寬頻段功率放大器可適用於2.45GHz、3.5GHz和5GHz 等頻段，為一個三級的放大器，其中第一跟第二級放大器採用我們所提出的雙迴路迴授技術可達到寬頻及阻抗匹配的特性,達到2~6GHz寬頻及輸入端跟輸出端阻抗匹配50 ohm，使其方便跟第三級的功率放大器輸入端達到極間匹配的效果，第三級放大器具有功率放大的效能。

• 學位論文

以氣態源分子束磊晶法成長砷化鎵於奈米矽溝渠之光學特性

我們利用掃描式電子顯微鏡(SEM）、陰極螢光(CL)及拉曼(Raman)光譜量測以氣態源分子束磊晶法成長在平面矽基板及有圖樣的矽基板上的砷化鎵。 從SEM的觀測，我們可以看到300奈米厚的砷化鎵成長於平面矽基板時，呈現連續山狀的樣貌，並且有<100>方向的小縫隙分佈其間，砷化鎵的覆蓋率超過95％。而成長於有圖樣的矽機板的砷化鎵，幾乎全部都長入矽奈米溝渠中，藉由氫等離子體的幫助，成功地達成選擇性成長，在溝渠寬度小於200奈米之後，才有眼形的小塊堆積在溝渠邊緣的二氧化矽上。 砷化鎵成長於平面矽基板及成長於奈米矽溝渠內的室溫(RT)和低溫(LT)的CL光譜也被量測。無論是成長於平面矽基板還是成長於奈米矽溝渠內，室溫陰極螢光的波峰相較於同質磊晶的砷化鎵皆呈現相同程度約三倍的變寬，以及30 meV左右的藍移。我們認為波峰變寬主要歸因於各個被拉張或擠壓的結晶為了達到費米能階一致而造成的能帶變形，以致於原有的能階數減少，在電子束產生大量載子的同時，也同時填滿能階到更高/低能階，造成放光時波峰的變寬。而大程度的藍移則歸咎於成長時的自動摻雜，或所謂的Burstein-Moss shift。成長於矽奈米溝渠內的砷化鎵LTCL光譜在溝渠寬度介於90奈米至140奈米間的波形呈現雙峰態。較低能量的波段被歸因於深層載子與碳受體的復合，而較高能量的波段則被歸因於施體與受體的復合。在溝渠寬度大於140奈米之後，其放光波形接近成長於平面矽機板的砷化鎵，藉由高斯(Gaussian)分佈擬合波峰，可以得到三至四個波峰。而溝渠邊緣的二氧化矽由於缺陷結構放光，共有三個波段。常溫時為1.9 eV的放光，歸因於非橋接氧電洞中心；2.2 eV的放光，歸因於氧空洞與空隙氧分子間電子電洞的復合；2.7 eV的放光，歸因於矽孤對電子與電洞的復合。在LTCL的觀察中，2.2 eV及2.7 eV這兩種放光會縮減，起因於降溫時對這兩種缺陷結構的消減。 常溫的拉曼光譜也觀察到不尋常的現象：在所有的試片中我們均量測到強烈的原本禁帶的橫向聲子模態。我們認為此一現象是源於晶體中大量的微雙晶缺陷，此種缺陷會把原本(001)面轉成{122}面。另一現象是在溝渠寬度小於100 nm以後，我們使用Lorentz分佈擬合的實驗值在橫向聲子與縱向聲子模態之間有多一「表面聲子」模態，起因於較大的表面積/體積比。

• 學位論文

以延遲鎖定迴路為基底之時脈產生器設計與實作

近年來隨著市場對通訊的需求越來越高，對高速和高整合密度之有線通訊系統的需求和應用與日俱增。所以本篇論文將介紹以延遲鎖定迴路為基底之時脈產生器的設計與實作。由於有線通訊系統的操作(或參考)頻率會因應用而不同，為了支援更多的應用操作範圍應盡可能加大。然而一般以相位鎖定迴路組成的頻率合成器較難以針對大範圍的參考頻率作出最佳化，甚至會有抖動累積及不穩定的現象。本論文中為了改進以上問題，以延遲鎖定迴路為基底之時脈產生器的架構與應用將被提出。 首先，使用 0.18-μm CMOS 製程的延遲鎖定迴路為基底之時脈與資料回復器架構被提出。透過延遲鎖定迴路產生多相位訊號，進而產生五倍於參考頻率的時脈。而且因為利用提出的半速率相位偵測器，在控制路徑上的速度可以降低，取樣誤差及電路負載可以改善。測試電路架構以及部分電路的設計會提出說明，測量結果也被闡述。 接著，包含抗諧波鎖定的以延遲鎖定迴路為基底之倍頻器被呈現。由於使用了無需重置的相位比較器，在頻率改變時仍然可以正確且快速的鎖定。此外，使用的單端延遲電路及轉態偵測電路可以有效的避免倍頻訊號因訊號週期不同造成的誤差。此電路使用 0.18-μm CMOS 製程實作並且加以量測。

• 學位論文

電容性感測器之介面電路的設計與實作

本篇論文旨在介紹電容性感測器之介面電路的設計與實作。此介面電路的特色在於量測隨著外界環境變化而改變的電容值時，其表現費法拉之解析度、高取樣頻率以及高電容範圍之性能。由於此電路之輸出頻率與電容值成線性關係，因此可以透過內插法來計算電容值。本論文藉由0.18-um標準互補式金氧半導體製程，實現了兩個相關的電路。 第一個實作導入了切換電容式混頻器以表現一與電容值改變成正比之輸出頻率。為了節省硬體，此混頻器僅由一運算放大器以及兩個比較器構成。第二個實作中，增加了一自動調整機制，當量測一未知感測器時，此機制能夠調整解析度。為了消除非理想效應，自動歸零機制以及電量消除機制也被引入了這次的實作。輸出信號藉由一組計數器轉化為數位信號後，可透過一多通道數位信號擷取器接受並由電腦直接處理。 在1.8伏特之供應電壓下，兩電路之耗能皆小於9.9毫瓦特。在不計算測試電路以及pads狀況下，其面積皆小於0.1平方毫米。而其功能性以及表現在量測結果中也被進一步驗證。

• 學位論文

使用LTCC製程及離散電晶體實現之主動分工器

本論文實現了一個使用混合左右手傳輸線的主動式分工器(active diplexer)。藉由控制閘極線以及汲極線之間相位變化，使前向以及反向輸出端兩者在不同頻段下分別為放大與消去的特性，而這樣的特性因與收發電路中的被動式分工器特性類似，所以我們稱之為主動式分工器。 我們透過數學式分析求得最佳解，最後經由傳輸線相位設計驗證我們的假設並將被動電路實現在低溫共燒多層陶瓷(low temperature co-fired ceramic, LTCC)製程上，並透過表面黏著技術(surface mount technology, SMT)，將製造商NEC所製作之異質場效電晶體(hetero junction field effect transistor, HJ-FET)貼附在LTCC基板上，藉此達到主動分工器之電路架構，本電路設計分頻的頻率為2.4GHz以及5.2GHz。

• 學位論文

考慮線長比例匹配之類比電容矩陣繞線

對於交換式電容電路 (switched-capacitor circuit) 而言，效能主要受到電容比例匹配度所影響。因此，許多利用交換式電容電路來實現的類比電路，也就會受到電容比例匹配度影響電路品質。文獻主要集中在如何擺放這些單位電容，使其可以抵抗製程變異造成的系統不匹配和隨機不匹配。然而，在先進的積體電路設計中，繞線所造成的寄生電容效應已不容忽視，也就是說將這些單位電容做繞線也會影響整體電容比例的匹配度。本論文提出一個線長比例匹配的電容繞線演算法來解決線長比例匹配的問題 (length ratio matching problem)，目的是要將這些繞線的線長比例可以符合所需的電容比例。此演算法包含兩個主要步驟：(1)產生拓樸 (topology generation)；(2)繞線 (routing)，並且是率先考慮線長比例匹配問題的繞線方法。實驗中將本演算法和兩個不同方法比較，對於較小測試資料，兩個比較方法所需的平均成本分別為本演算法所需的1.62 倍和 2.65 倍；對於較大測試資料，則是分別為1.34 倍和1.16 倍。此外，對所有的測試資料只有本演算法能夠成功地完成繞線。