臺灣大學電子工程學研究所學位論文
國立臺灣大學,正常發行
選擇卷期
已選擇0筆
- 學位論文
近年來，國人對於健康生理的監控愈來愈多的需求下，使得植入式醫療通訊系統得以快速地發展。因此在這樣的需求背景下，本論文將針對植入式醫療通訊系統提出兩種不同的調變機制的接收機 ─ “開關鍵結調變接收機”及 “頻率移位鍵結調變接收機”。 本篇論文所提出的開關鍵結調變接收機實作在TSMC CMOS Standard 0.18um製程下，而接收機包含以下的電路區塊 ─ 低電壓放大器、多級增益放大器、雙極差動包絡檢波器以及後級的比較器，其中本篇論文所提出的雙極差動包絡檢波器更是此接收機的創新想法之一，並且改善以往包絡檢波器容易因為受到環境雜訊干擾等因素，進而提高整體接收機的效能表現。此接收機在資料傳輸速率為76.8kbps和0.1%誤碼率時可以達到-68dBm的靈敏度，總功率消耗為0.8mW。 不同於前段所提出的開關鍵結調變接收機，本論文更針對抗噪性更好的頻率移位鍵結調變來進行設計出創新性的接收機架構，其中頻率移位鍵結解調器更是屏棄掉過去傳統的自我混波解調或是延遲相位解調的方式，而是改採用充電泵的特性來辨別不同頻率，此方法將造成不同頻率的訊號有不一樣的充電電壓高度差，因此有別於傳統的解調機制，此解調器將可以省下許多不必要的電能消耗。最後，整體接收機在資料傳輸速率為75kbps和0.1%誤碼率時更可以達到-77dBm的靈敏度，總功率消耗為1mW。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
本論文分為兩部分，第一部分介紹生醫感測磁珠系統而第二部分介紹超寬頻可變增益放大器。 生醫感測磁珠系統主要用途是分析待測物的分子，例如HIV病毒，而此系統是利用奈米磁珠特性來取代醫療上大量使用的量測方法(ELISA)，具有可攜性、低成本和簡易使用的特性，因此可以將此系統用在據點照護(Point-of-care)來達到防疫之效。而本系統的架構為兩個陣列霍爾感測器(Hall sensor array)、喬巴差異差動放大器(Chopper DDA)及低通濾波器(LPF)。此系統在晶片內部更加了線圈以產生磁場，達到真正的Lab-on-chip。 超寬頻可變增益放大器主要是應用於超寬頻系統(UWB)，主要負責在Mixer降頻後將訊號放大到一定的量級，以利後級解調。本系統的架構為四級查理虎柏可變增益放大器(Cherry-Hooper VGA)、兩路直流偏移消除(DC offset cancellation)，輸出匹配及緩衝級(Output matching and buffer)。兩路直流偏移消除，一路是用來消除直流偏移，另一路是用來增展頻寬。而不用電感的方式，讓面積大大降低也使消耗功率下降。因此此系統具有寬頻、可調增益範圍大、低功率消耗及小面積之優點。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
癲癇是世界上最常見的腦部疾病之一，自發性的癲癇發作嚴重影響癲癇患者的日常生活。近年來從腦電信號的觀察來做癲癇預測的方法表現出長足的進步。然而，腦電信號的變化包括患者狀態，癲癇嚴重程度等等，構成了癲癇預測根本性的困難。傳統的離線訓練方法使用固定的訓練資料來求得最佳的模型，並期望模型不管經過多長的時間，表現始終保持穩定，因而預測效果受到腦電信號變化問題的干擾。 在這篇論文中，我們提出一個持續訓練方法，利用最近觀察的數據，逐步擴大訓練資料，並持續訓練找出最佳的模型。此外，一個簡單的後處理步驟降低了誤判的機率。我們所使用的資料庫為德國弗萊堡顱內腦電信號資料庫以及CHB - MIT顱外腦電信號資料庫。我們提出的方法在顱內及顱外的資料庫上分別可達到 74.2％和52.2％的預測率，和傳統離線訓練方式相較分別提高了29.0％和17.4％。實驗結果表明，持續訓練的演算法可大大提高癲癇預測系統的可靠性，且對未來的演算法研究立下值得參考的基礎。 為實現所提出的癲癇預測系統，本系統面臨著三個設計問題，包括吞吐量的要求，功率消耗和系統的可調變性。為了解決設計問題，我們首先提出了一種混合型降維技術，以減少資料維度的大小。資料的降維可以減少系統的時間和空間複雜度，並減少功耗，達成持續訓練的可行性。經過硬體資源的分析和估計，我們再映射系統中的各個功能到各個硬體單元。分析的結論指出，一個高效率的特徵萃取加速器和通用處理器為兩個不可或缺的硬體單元。於是我們設計了一個高效率的多通道小波同步性特徵萃取加速器，和一個通用處理器互相配合，滿足系統的需求，並解決設計的問題。 總之，我們提出了一種新穎的持續學習癲癇預測方法，以及它的系統架構設計，並通過仔細的分析解決了系統在演算法與硬體設計層面所遭遇的挑戰。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
隨著製程的演進，晶片內部的時脈也越來越快。相對地晶片與晶片間的傳輸速度卻進步緩慢。因此，設計出一個高速的晶片與晶片間的收發器變成一個重要的課題。 本論文提出了一個高速且低功率損耗應用於晶片間傳輸的電容耦合式接收器，裡面包含了一個耦合電容，偏壓電路，低擺幅脈衝轉換器，一個限制放大器，以及一個輸出緩衝器。在此種電路架構裡面，信號是以脈衝波的型式在傳輸線中傳送，透過電容值的選取，可以有效的控制脈衝波的振幅和長度，以降低ISI。脈衝波經由偏壓電路，可以適當的選取直流準位，使得下一級電路的電晶體可以操作在正確的區域。脈衝波經由傳輸線傳遞後再由脈衝轉換器解回NRZ信號，同時此脈衝轉換器也具有低頻補償的功用。限制放大器使用主動電感技巧，它的功能則是可以提升頻寬。為了將解回的訊號送出至晶片外，以便我們可以在示波器觀察，最後透過一個輸出緩衝器，來將訊號推出。 放大從前級出來的信號，送至輸出端。經由模擬以及量測結果，此接收器可操作在12Gb/s，符合HDMI1.4a 的規格 (10.2Gb/s)，此時的消耗功率為19.3mW，為一個高速低功耗的接收器。 此電路是用TSMC 0.18μm CMOS 製程來驗證此電路架構，晶片面積為850×700um^2 。使用PRBS給資料，將資料經由10 公分的FR4 傳輸線來傳輸，量測結果顯示此接收器的最高工作速度可以操作在12Gb/s。
- 學位論文
三維積體電路相較於傳統的二維積體電路有許多的優點，例如較短的連線，更好的效能，高堆疊密度等等。然而，雖然三維積體電路有如此多的好處，但是還是有許多問題有待解決。其中，在所有電子設計自動化領域中，三維積體電路的測試方法被視為最困難的挑戰。而且，三維積體電路所造成的高功率密度會造成晶片溫度上升，而在高溫環境之下，會造成良率下降的問題。所以三維積體電路的熱管理機制是非常重要的。 此篇論文提出一個針對三維積體電路之熱感知測試排程與可測試設計之最佳化，此測試排程之最高溫度小於所給定之最高溫度限制。在我們的最佳化過程中，我們採用了一個廣為人知的最佳化演算法，模擬退火法(simulated annealing)。我們所提出的技術支援兩種最佳化模式，可以依據不同的三維積體電路選擇不同之最佳化模式。在此論文中，我們提出了一個簡化的熱電阻模型來預測不同時間下測試排程的最高溫度。在我們的實驗結果中，我們所提出技術所產生之測試排成，在整體測試時間來說，比沒有加入溫度限制的方法增加約20%。但是所產生之測試排成，其最高溫度都小於所給定之最高溫度。經由我們提出的熱電阻模型與一個學術上廣泛使用的熱模擬器的模擬溫度誤差都小於3%的差距。以外，我們所提出的熱電組模型可以節省相當多熱模擬時間相較於此熱模擬器。
- 學位論文
隨著製程的進步，使得射頻積體電路得以趨向高頻發展。由於無線通訊技術在工業、科學以及醫學等三大領域的快速發展與廣泛應用，市場對低成本、低功耗積體電路的需求有日以劇增的趨勢。為了確保毫米波電路能夠正常地運作，常見的方式即是使用較先進的製程來設計電路，但此一方法卻會導致成本的增加進而降低產品競爭力。因此，成本考量與電路性能之間取得平衡是設計者主要的課題。儘管如此，它仍然是一項具有挑戰性的任務。 在本篇論文中，我們藉由改善電路的架構，使得高頻電路如30.4 GHz鎖相迴路，能夠在0.18-μm標準互補式金氧半導體製程中實現，以達到節省成本的目的。由於電路架構的特性，傳統相位頻率偵測器的操作頻率受到明顯地限制，因此首要之務即是使用獨立的相位偵測器及頻率偵測器。除此之外，在壓控振盪器的設計中，我們引用了近橫向電磁傳輸線的技術來實現小面積及高頻的操作。不僅如此，近橫向電磁傳輸線同時還具備了良好的屏蔽能力，讓壓控振盪器本身更加穩定。除了鎖相迴路的架構介紹外，詳細的量測結果將呈現於本論文之後。藉以驗證上述方法之可行性，此鎖相迴路操作於1.8伏之供應電壓，消耗功率為64.8 mW。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
在高速、中高解析度類比數位轉換器中，導管式的類比數位轉換器是最常使用一種方式。為了減低功率消耗，許多作品[1], [2], [3], [4]使用電容分享技術。傳統的電容分享技術使用了放電相位來取消回授電容上的電荷。但是放電相位占據放大相位的時間，使得功率消耗上升。此外，傳統的電容分享技術只有使用在第一級。這本作品，放電相位被移除，並且電容分享技術使用在第一級與第二級，所以功率消耗更進一步的減少。 一個1.2V電壓，以90nm的類比數位轉換器在取樣頻率為200MS/s，輸入頻率為1.99MHz的情況下，SNDR為53.14dB。 MOS製程實現的一個每秒兩億次的導管式類比數位轉換器被提出來。在取樣頻率為200MS/s，輸入頻率為99MHz的情況下，SNDR為50.25dB，INL，DNL分別為+1.59/-1.91 LSB，+0.70/-0.75 LSB,。操作在電源電壓為1.2V時，功率消耗為45.4mW。類比數位轉換器所占的面積為0.53 mm2.
- 學位論文
本研究使用半導體技術建立一神經細胞群體訊號量測之平台,從平面多通道電極晶片之設計製作,到濾波放大電路及訊號擷取與記錄系統之研製,最後並對系統進行測試與驗證 本研究之二微晶片於無塵室內使用光顯影術,薄膜沉積製作.共有使用透明導電材料-銦錫氧化物(Indium tin oxide)電極晶片與金薄膜電極晶片兩種.晶片包含玻璃基底,ITO電極與金電極以及二氧化矽絕緣層.ITO電極晶片共有10通道數,每個通道長為500μm寬為200nm厚度為150nm彼此間距為200nm.金電極晶片共有18個電極通道數以9*2矩陣方式排列,長為200μm寬為40μm厚度為100nm彼此間距為200μm.之後經由探針將訊號接取到訊號擷取系統. 訊號擷取模組之設計包含儀表放大器,二階fliege notch filter,四階MFB高低通濾波器,後端放大器,供電電池.模組設計之放大頻率為一千倍,此模組可以有效降低雜訊影響,搭配市售之類比數位轉換介面與LabVIEW程式語言所開發之人機介面以完成整個細胞訊號觀測平台.最後以老鼠胚胎之神經細胞對整個系統進行生理電氣訊號偵測之驗證.
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。